基于多DSP的圖像壓縮系統(tǒng)研究與設(shè)計(jì).pdf

1、近幾十年來(lái)，隨著航空航天技術(shù)的不斷發(fā)展，人們對(duì)太空的探索活動(dòng)越來(lái)越頻繁，為了進(jìn)行一些科研實(shí)驗(yàn)，往往需要大量的空間圖像數(shù)據(jù)。在這一形勢(shì)下，CCSDS國(guó)際標(biāo)準(zhǔn)組織在2005年11月發(fā)布了一套圖像壓縮算法標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)主要定位及應(yīng)用于空間圖像數(shù)據(jù)傳輸與處理。
　　首先，本文在研究CCSDS標(biāo)準(zhǔn)圖像壓縮算法基本原理的基礎(chǔ)上，提出并實(shí)現(xiàn)了一種基于多DSP+FPGA的高性能圖像壓縮處理系統(tǒng)，通過(guò)查閱相關(guān)文獻(xiàn)，研究并分析了系統(tǒng)中所涉及的一些關(guān)鍵技

2、術(shù)，包括CCSDS算法的基本實(shí)現(xiàn)過(guò)程、DSP系統(tǒng)設(shè)計(jì)方法、FPGA技術(shù)、網(wǎng)絡(luò)通信技術(shù)和Camera Link接口技術(shù)等。
　　然后，依據(jù)系統(tǒng)設(shè)計(jì)的功能需求，給出了圖像壓縮系統(tǒng)的總體方案設(shè)計(jì)及可行性分析。在本文中，為了達(dá)到較高的處理性能，選取兩片TI公司TMS320C6455 DSP處理器和一片ALTERA公司EP2S30 FPGA作為系統(tǒng)核心處理芯片。選取IDT公司推出的高速同步靜態(tài)雙端口存儲(chǔ)器IDT70V3319以實(shí)現(xiàn)FPGA與

3、DSP之間的高速數(shù)據(jù)傳輸。系統(tǒng)上電后，在FPGA的控制下，首先通過(guò)Camera Link接口完成圖像數(shù)據(jù)的接收并在內(nèi)部進(jìn)行必要的預(yù)處理和緩存，然后在FPGA時(shí)序控制下以共享存儲(chǔ)器方式將圖像數(shù)據(jù)傳入DSP1處理器進(jìn)行圖像壓縮算法處理。在兩片DSP之間能夠通過(guò)SRIO總線進(jìn)行高速數(shù)據(jù)通信。DSP1處理完成后的壓縮碼流數(shù)據(jù)通過(guò)SRIO總線傳輸給DSP2，在DSP2處理器上建立DSP/BIOS實(shí)時(shí)多任務(wù)環(huán)境，運(yùn)行TCP/IP協(xié)議棧，當(dāng)收到前面?zhèn)?/p>

4、輸來(lái)的碼流數(shù)據(jù)后，進(jìn)行一定的封包處理，然后通過(guò)千兆網(wǎng)絡(luò)接口將碼流數(shù)據(jù)傳輸給上位機(jī)PC以作進(jìn)一步處理。
　　接著，在前述方案設(shè)計(jì)的基礎(chǔ)上，完成了圖像壓縮系統(tǒng)的軟硬件設(shè)計(jì)和調(diào)試。硬件設(shè)計(jì)主要包括系統(tǒng)電源及監(jiān)控電路、時(shí)鐘電路、DSP及FPGA配置電路、程序及數(shù)據(jù)存儲(chǔ)電路、千兆網(wǎng)絡(luò)接口電路及Camera Link接口電路等模塊的設(shè)計(jì)。軟件設(shè)計(jì)主要包括FPGA圖像采集與控制模塊、DSP嵌入式軟件模塊，CCSDS壓縮算法的移植實(shí)現(xiàn)與優(yōu)化、C6