Flash內(nèi)存控制芯片布局優(yōu)化設(shè)計.pdf

1、隨著芯片集成度越來越高，芯片成本問題漸漸突顯出來，且變得越來越重要，成為芯片發(fā)展過程中要面臨的一大重要挑戰(zhàn)。
　　 芯片的集成度高，導(dǎo)致掩模板（mask）層數(shù)增多，以及掩模板的加工復(fù)雜度增加；越來越細的工藝線寬，意味著光刻源波長越來越細，這些對光刻設(shè)備的要求越來越高，每次光刻成本就越來越高；同時越來越細的線寬，還給工藝的每個流程，工藝的生產(chǎn)參數(shù)控制，以及設(shè)備維護提出更高的要求，這些都大大增加了芯片的生產(chǎn)成本。
　　 由于

2、芯片功能變得越來越復(fù)雜，測試向量也變得越來越多，測試費用也相應(yīng)提高。同時，越來越多和越來越細的芯片管腳也提高了對封裝設(shè)備的要求，最終提高了封裝成本?？偨Y(jié)起來：
　　 最終芯片單位成本=量產(chǎn)的裸片成本+封裝成本+測試和組裝成本
　　 當(dāng)芯片進入物理版圖設(shè)計階段，可以控制芯片成本的方法比較有限。只能是從“量產(chǎn)的裸片成本”和“封裝成本”兩方面來考慮。在布局規(guī)劃階段，減少量產(chǎn)的裸片成本，可以依靠減小芯片面積和減少使用金屬層數(shù)來實

3、現(xiàn)；減少封裝成本，可以依靠減少芯片封裝金線條數(shù)來實現(xiàn)。同時在考慮減少芯片成本的前提下，芯片布局規(guī)劃仍要保證滿足供應(yīng)芯片充足的電源，以及為之后布線的步驟提供足夠布線資源的要求。
　　 本文從控制芯片面積、金屬層數(shù)、封裝金線數(shù)幾個方面入手，討論芯片布局對芯片成本的影響以及考慮降低芯片成本而進行芯片布局最優(yōu)化設(shè)計的方法。以一款SMIC0.18μm Flash內(nèi)存控制芯片（ZD5820）為例，結(jié)合不同芯片布局方案的對比，分析對比不同設(shè)計