高清電視芯片中內(nèi)存控制器的設(shè)計(jì).pdf

1、目錄摘要…?！?……。。....……Abstract……，……，.，..…，，，..…，.…引言.……。.……，.……第一章緒論……第一節(jié)內(nèi)部存儲(chǔ)器在電子產(chǎn)品中的重要地位……第二節(jié)內(nèi)部存儲(chǔ)器的發(fā)展概況……巧第三節(jié)內(nèi)部存儲(chǔ)器控制的實(shí)現(xiàn)……8第四節(jié)本文的主要研究?jī)?nèi)容及研究重點(diǎn)……10第五節(jié)論文結(jié)構(gòu)……11第六節(jié)本章小結(jié)……’H第二章DDRSDRAM控制器基礎(chǔ)……12第一節(jié)DDRSDRAM器件概述....……12第二節(jié)D呱SDRAM控制器

2、接口……19第三節(jié)本章小結(jié)……‘”’20第三章D朋SD尺AM控制器邏輯設(shè)計(jì)……‘…21第一節(jié)仲裁器……2第二節(jié)控制器……”’25第三節(jié)上電模塊……“‘.25第四節(jié)地址輸出模塊……‘’‘’27第五節(jié)數(shù)據(jù)引腳模塊……8第六節(jié)數(shù)據(jù)命令緩沖區(qū)控制模塊……9第七節(jié)頂層緩沖設(shè)計(jì)……0第八節(jié)刷新同步……33第九節(jié)輸入路徑(州pUrf_PATH)……‘……34第十節(jié)輸出路徑(OUT尸UT_PATl)……心5第十一節(jié)預(yù)檢測(cè)模塊……37第十二節(jié)數(shù)字鎖相環(huán)和

3、延時(shí)模塊……37第十三節(jié)片外驅(qū)動(dòng)校準(zhǔn)功能……37第十四節(jié)數(shù)據(jù)線校準(zhǔn)功能……，……，……7第十五節(jié)動(dòng)態(tài)終端電阻調(diào)整功能……38摘要隨著高清電視中處理數(shù)據(jù)格式增多和圖像分辨率加大，高清電視板上內(nèi)存容量逐漸增大，速度日益提高，本設(shè)計(jì)就是著眼于這種需求，開發(fā)了適用于ODRZ和DDR3的內(nèi)存控制器，并且成功地在高清電視芯片中實(shí)現(xiàn)和加以驗(yàn)證。本文設(shè)計(jì)中，DDR內(nèi)存控制器的邏輯實(shí)現(xiàn)分為仲裁器和控制器兩大模塊，主要?jiǎng)?chuàng)造性包括:仲裁器中采用了高效率的輪叫

4、調(diào)度算法，采用了兩級(jí)仲裁器設(shè)計(jì)，有效的避免了沖突，提高了帶寬的利用率利用異步緩沖將仲裁器和控制器聯(lián)系在一起，保證仲裁器和控制器可以工作在不同的時(shí)鐘域，提高控制器對(duì)多種速度內(nèi)存的兼容性通過(guò)數(shù)據(jù)寬度傳輸模塊來(lái)自動(dòng)適應(yīng)內(nèi)存總線寬度，滿足使用x32只16等多種位寬的內(nèi)存的需要將地址映射成「排(尺Ow)〕，〔組(BANK)〕，「列(COLUMN)」格式，同時(shí)采用預(yù)檢測(cè)模塊，可以提前激活下一個(gè)需要操作的組，提高內(nèi)存的訪問(wèn)效率。在芯片中實(shí)現(xiàn)之后，在芯

5、片測(cè)試驗(yàn)證方面主要解決的技術(shù)難題有:從自動(dòng)測(cè)試設(shè)備測(cè)試的角度給出了測(cè)試流程圖和測(cè)試要點(diǎn)，可以完成ATE的驗(yàn)證、節(jié)省機(jī)時(shí)提供了帶寬軟件測(cè)試方法，并且基于此方法經(jīng)過(guò)反復(fù)調(diào)整測(cè)試后將低低仲裁器和普通仲裁器的占用比例設(shè)置為20%比800b，實(shí)際測(cè)試證明，OD尺2模式卜系統(tǒng)有效帶寬由54.48%提高到59.17%，滿足多種應(yīng)用場(chǎng)合的需要。按照電子器件工程聯(lián)合委員會(huì)的標(biāo)準(zhǔn)，對(duì)整體系統(tǒng)芯片的時(shí)序特性和電器指標(biāo)有進(jìn)行了測(cè)量，可以發(fā)現(xiàn)時(shí)鐘抖動(dòng)tJ工T(c

6、c)在一143.28ps到104.O6ps之間，完全滿足JEDEC定義的一16OpS到160ps標(biāo)準(zhǔn)，而數(shù)據(jù)選通脈沖對(duì)時(shí)鐘的延時(shí)tDQsS在一126.Zps到179.sps之間，遠(yuǎn)小于JEDEC定義的一375ps到375ps的標(biāo)準(zhǔn)，數(shù)據(jù)建立時(shí)間tDS的最小值是24OPs，遠(yuǎn)大于JEDEC定義的最小值3Ops，全面驗(yàn)證和測(cè)量，可以證明內(nèi)存控制器所有時(shí)序和電氣性能滿足指標(biāo)要求。搭配本設(shè)計(jì)內(nèi)存控制器的高清電視芯片具有良好的性能。關(guān)鍵詞:DDR