嵌入式智能數(shù)字測(cè)試儀的研究.pdf

1、數(shù)據(jù)采集是數(shù)字信號(hào)處理系統(tǒng)的重要組成部分。信號(hào)的高速實(shí)時(shí)采集和實(shí)時(shí)處理與分析，是數(shù)據(jù)采集系統(tǒng)的重點(diǎn)研究課題之一。近年來(lái)，高速ADC器件、現(xiàn)場(chǎng)可編程邏輯器件（FPGA）以及數(shù)字信號(hào)處理器（DSP）器件迅猛發(fā)展，使得高速數(shù)據(jù)采集系統(tǒng)的開(kāi)發(fā)與實(shí)現(xiàn)變得經(jīng)濟(jì)可行。
　　論文采用嵌入式軟、硬件平臺(tái)和虛擬儀器、數(shù)據(jù)采集、測(cè)量測(cè)試等技術(shù)，研發(fā)了具有示波器和萬(wàn)用表功能的嵌入式智能數(shù)字測(cè)試儀。該測(cè)試儀以嵌入式CPU主板為智能控制核心，通過(guò)數(shù)據(jù)總線及功

2、能電路板上的FPGA與DSP芯片，實(shí)現(xiàn)了數(shù)據(jù)的200MSPS采集、存儲(chǔ)、處理與顯示。同時(shí)，還可完成對(duì)電壓、電流、電阻等參數(shù)的測(cè)量；具有體積小、便攜帶、待機(jī)長(zhǎng)、功能全、智能程度高等特點(diǎn)。
　　論文詳細(xì)介紹了嵌入式智能數(shù)字測(cè)試儀功能板的設(shè)計(jì)與實(shí)現(xiàn)。首先在分析嵌入式智能數(shù)字測(cè)試儀的設(shè)計(jì)需求的基礎(chǔ)上進(jìn)行了總體設(shè)計(jì)；然后對(duì)測(cè)試儀硬件的設(shè)計(jì)與實(shí)現(xiàn)作出了具體闡述，包括硬件的關(guān)鍵器件的選型，示波器模塊、萬(wàn)用表模塊、存儲(chǔ)模塊、控制與處理模塊以及電源