基于Nios Ⅱ軟核的網(wǎng)絡(luò)延遲器的設(shè)計(jì)與應(yīng)用研究.pdf

1、隨著網(wǎng)絡(luò)控制系統(tǒng)理論及應(yīng)用研究的不斷進(jìn)展，網(wǎng)絡(luò)延時(shí)對網(wǎng)絡(luò)控制系統(tǒng)的影響也日益突出，它是惡化系統(tǒng)性能、導(dǎo)致信息不能準(zhǔn)時(shí)到達(dá)、引起系統(tǒng)不穩(wěn)定的重要因素。但是現(xiàn)階段的研究主要停留在理論上的仿真，缺少具體的設(shè)備去驗(yàn)證控制算法的實(shí)際效果。本網(wǎng)絡(luò)延遲器可以很好地解決這一問題。
　　整個(gè)系統(tǒng)由計(jì)算機(jī)、網(wǎng)絡(luò)延遲器和被控對象組成。計(jì)算機(jī)作為主控制器，通過VisualBasic來實(shí)現(xiàn)人機(jī)對話，并在Visual Basic中調(diào)用MATLAB來實(shí)現(xiàn)控制算

2、法的驗(yàn)證。網(wǎng)絡(luò)延遲器采用SOPC技術(shù)將NiosⅡ軟核植入FPGA，其軟件程序基于實(shí)時(shí)操作系統(tǒng)μC/OSⅡ編寫，其網(wǎng)絡(luò)協(xié)議通過NicheStack TCP/IP協(xié)議棧實(shí)現(xiàn)，其網(wǎng)絡(luò)接口卡選用DM9000A。本網(wǎng)絡(luò)延遲器有三種工作模式:固定延時(shí)、隨機(jī)延時(shí)和隨機(jī)丟包。通過設(shè)置一個(gè)接收FIFO來接收傳感器信號，在延時(shí)工作模式時(shí)，信號經(jīng)過給定的延時(shí)以后發(fā)送到計(jì)算機(jī);在隨機(jī)丟包工作模式時(shí)，根據(jù)所設(shè)定的丟包概率選擇是否丟棄該信號。在控制信號的輸出端也設(shè)