基于FPGA和PCI總線數據采集系統(tǒng)的研究與設計.pdf

1、分類號UDC密級學校代碼!Q塑2武多萎理歹大署學位論文題目基王呈里魚△塑里￡!總線數據采集丕統(tǒng)的嬰究曼遮讓英文題目ResearchandDesignofDataAcquisitionSystemBasedonFPGAandPCIBUS研究生姓名王金絲姓名王緒國職稱副數援學位亟指導教師單位名稱值息工程堂隨郵編430070申請學位級別工堂亟學科專業(yè)名稱信墨量籃!墾處理論文提交日期2Q13生壘旦論文答辯日期2Q!三生壘月學位授予單位武這理王太

2、堂學位授予日期2堡復壘2虱答辯委員會主席盞9矗蘭評閱人2013年4月砂喙乙巨型墅摘要隨著計算機技術的快速發(fā)展，數據采集技術在工業(yè)過程控制、遙測遙控、智能儀表、測試儀器以及民用電子產品等各個領域已經得到廣泛應用。數據采集作為信號與信息系統(tǒng)必不可少的前期工作，在整個數字系統(tǒng)起到重要作用，對于快速和精確獲取數據并對采集到的數據進行處理的要求越來越高。FPGA作為專用集成電路(ASIC)中一種半定制電路，內部邏輯資源豐富，能滿足各種電路邏輯功能

3、的設計。PCI總線因其讀寫速度塊、可靠性高、兼容性好等特點，在基于PCI總線的設計領域有著廣泛的應用。本文針對通用數據采集平臺，研究并設計了基于FPGA和PCI總線的數據采集系統(tǒng)。利用FPGA主控芯片，高性能的A／D數據采集芯片，通過PCI總線達到前端采集信號與PC機的通信。在硬件電路的設計上，采用AD9480這塊高性能的A／D芯片，將采樣得到的數字信號通過FPGA內部邏輯塊輸出給大容量SDRAM(K4S561632B)，隨后控制PCI

4、局部總線，從SDRAM中讀取數據并上傳給PC機。由于采用的A／D芯片為差分信號(LVDS)輸入、差分時鐘輸入，需通過MCl00LVELl6差分時鐘芯片將50MHz的有源晶振轉換成差分時鐘，通過AD8138將模擬輸入信號轉換成差分信號(LVDS)，分別供給A／D的時鐘和模擬輸入。在控制邏輯的設計上，利用有源晶振和FPGA內部PLL(鎖相環(huán))分別供給FPGA和SDRAM50MHz時鐘，分頻給MCl00LVELl6(差分時鐘芯片)12，5MH

5、z時鐘，供給PCI9054(PCI接口芯片)40MHz時鐘。針對不同精度的設備之間數據的傳輸，采用異步FIFO來實現(xiàn)數據的可靠傳輸。其中包括：A／D輸入的8位數字信號寫入16位SDRAM，從16位SDRAM讀出數據到32位PCI9054。利用狀態(tài)機和命令碼設計了SDRAM控制器，從而對SDRAM進行刷新、讀寫等一系列操作，利用PCI9054控制模塊的讀請求來控制FIFO數據讀出，通過經過PCI局部總線上傳到主設備。在完成系統(tǒng)硬件電路和控