基于FPGA和PCI總線數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì).pdf

1、分類號(hào)UDC密級(jí)學(xué)校代碼!Q塑2武多萎理歹大署學(xué)位論文題目基王呈里魚△塑里￡!總線數(shù)據(jù)采集丕統(tǒng)的嬰究曼遮讓英文題目ResearchandDesignofDataAcquisitionSystemBasedonFPGAandPCIBUS研究生姓名王金絲姓名王緒國(guó)職稱副數(shù)援學(xué)位亟指導(dǎo)教師單位名稱值息工程堂隨郵編430070申請(qǐng)學(xué)位級(jí)別工堂亟學(xué)科專業(yè)名稱信墨量籃!墾處理論文提交日期2Q13生壘旦論文答辯日期2Q!三生壘月學(xué)位授予單位武這理王太

2、堂學(xué)位授予日期2堡復(fù)壘2虱答辯委員會(huì)主席盞9矗蘭評(píng)閱人2013年4月砂喙乙巨型墅摘要隨著計(jì)算機(jī)技術(shù)的快速發(fā)展，數(shù)據(jù)采集技術(shù)在工業(yè)過程控制、遙測(cè)遙控、智能儀表、測(cè)試儀器以及民用電子產(chǎn)品等各個(gè)領(lǐng)域已經(jīng)得到廣泛應(yīng)用。數(shù)據(jù)采集作為信號(hào)與信息系統(tǒng)必不可少的前期工作，在整個(gè)數(shù)字系統(tǒng)起到重要作用，對(duì)于快速和精確獲取數(shù)據(jù)并對(duì)采集到的數(shù)據(jù)進(jìn)行處理的要求越來越高。FPGA作為專用集成電路(ASIC)中一種半定制電路，內(nèi)部邏輯資源豐富，能滿足各種電路邏輯功能

3、的設(shè)計(jì)。PCI總線因其讀寫速度塊、可靠性高、兼容性好等特點(diǎn)，在基于PCI總線的設(shè)計(jì)領(lǐng)域有著廣泛的應(yīng)用。本文針對(duì)通用數(shù)據(jù)采集平臺(tái)，研究并設(shè)計(jì)了基于FPGA和PCI總線的數(shù)據(jù)采集系統(tǒng)。利用FPGA主控芯片，高性能的A／D數(shù)據(jù)采集芯片，通過PCI總線達(dá)到前端采集信號(hào)與PC機(jī)的通信。在硬件電路的設(shè)計(jì)上，采用AD9480這塊高性能的A／D芯片，將采樣得到的數(shù)字信號(hào)通過FPGA內(nèi)部邏輯塊輸出給大容量SDRAM(K4S561632B)，隨后控制PCI

4、局部總線，從SDRAM中讀取數(shù)據(jù)并上傳給PC機(jī)。由于采用的A／D芯片為差分信號(hào)(LVDS)輸入、差分時(shí)鐘輸入，需通過MCl00LVELl6差分時(shí)鐘芯片將50MHz的有源晶振轉(zhuǎn)換成差分時(shí)鐘，通過AD8138將模擬輸入信號(hào)轉(zhuǎn)換成差分信號(hào)(LVDS)，分別供給A／D的時(shí)鐘和模擬輸入。在控制邏輯的設(shè)計(jì)上，利用有源晶振和FPGA內(nèi)部PLL(鎖相環(huán))分別供給FPGA和SDRAM50MHz時(shí)鐘，分頻給MCl00LVELl6(差分時(shí)鐘芯片)12，5MH

5、z時(shí)鐘，供給PCI9054(PCI接口芯片)40MHz時(shí)鐘。針對(duì)不同精度的設(shè)備之間數(shù)據(jù)的傳輸，采用異步FIFO來實(shí)現(xiàn)數(shù)據(jù)的可靠傳輸。其中包括：A／D輸入的8位數(shù)字信號(hào)寫入16位SDRAM，從16位SDRAM讀出數(shù)據(jù)到32位PCI9054。利用狀態(tài)機(jī)和命令碼設(shè)計(jì)了SDRAM控制器，從而對(duì)SDRAM進(jìn)行刷新、讀寫等一系列操作，利用PCI9054控制模塊的讀請(qǐng)求來控制FIFO數(shù)據(jù)讀出，通過經(jīng)過PCI局部總線上傳到主設(shè)備。在完成系統(tǒng)硬件電路和控