單載波頻域均衡64QAM鏈路物理層設(shè)計(jì)與實(shí)現(xiàn).pdf

1、軟件無線電由于具有可編程性、可重構(gòu)性以及模塊化設(shè)計(jì)等優(yōu)勢(shì)，因此基于該平臺(tái)實(shí)現(xiàn)通用數(shù)字通信鏈路，在教學(xué)演示與科研驗(yàn)證中具有現(xiàn)實(shí)可用性和可推廣性。
　　為此，論文基于團(tuán)隊(duì)自主研發(fā)的uSDR軟件無線電平臺(tái)上，設(shè)計(jì)了單載波頻域均衡64QAM數(shù)據(jù)鏈路，并在該平臺(tái)上完成了演示驗(yàn)證。論文的具體內(nèi)容如下：
　　第一，單載波頻域均衡64QAM鏈路的設(shè)計(jì)。從工程實(shí)現(xiàn)的角度研究了該鏈路物理層設(shè)計(jì)的關(guān)鍵技術(shù)，根據(jù)項(xiàng)目對(duì)鏈路的功能需求和性能需求，參考

2、其它常用通信鏈路的設(shè)計(jì)方案，設(shè)計(jì)出該鏈路物理層幀結(jié)構(gòu)。論文設(shè)計(jì)鏈路的每幀持續(xù)時(shí)長(zhǎng)10ms，數(shù)據(jù)業(yè)務(wù)速率為32.8704Mbps。本文將整個(gè)鏈路數(shù)據(jù)信號(hào)處理流程分為發(fā)射機(jī)與接收機(jī)兩部分，給出了各關(guān)鍵模塊的詳細(xì)設(shè)計(jì)方案。
　　第二，單載波頻域均衡64QAM鏈路的圖形化開發(fā)。論文采用了Xilinx提供的圖形化開發(fā)工具System Generator完成了鏈路的開發(fā)。在FPGA上實(shí)現(xiàn)了包括鏈路的上下變頻模塊、時(shí)頻同步模塊、調(diào)制編碼模塊等關(guān)

3、鍵模塊，并完成了全鏈路的誤碼率性能和時(shí)間同步性能的仿真。
　　第三，單載波頻域均衡64QAM鏈路的演示驗(yàn)證。在團(tuán)隊(duì)自主研發(fā)的軟件無線電平臺(tái)上完成了鏈路的功能測(cè)試與性能測(cè)試（包括文件傳輸測(cè)試、誤碼率測(cè)試、時(shí)間同步測(cè)試和抗頻偏性能測(cè)試），基本滿足了鏈路的設(shè)計(jì)指標(biāo)，在性能與資源消耗取舍上選擇了一個(gè)比較好的平衡點(diǎn)。
　　論文基于軟件無線電平臺(tái)實(shí)現(xiàn)了單載波頻域均衡64QAM鏈路，提供了通信系統(tǒng)常見信號(hào)處理模版，可用于通信教學(xué)演示與科研