Caffe應(yīng)用在主從式加速器上的內(nèi)存管理與性能優(yōu)化.pdf

1、深度學(xué)習(xí)近年來在各方面都取得了突破性的進(jìn)展，如語音識(shí)別、圖像分類等。而卷積神經(jīng)網(wǎng)絡(luò)作為第一個(gè)成功訓(xùn)練的多層網(wǎng)絡(luò)，更是被廣泛應(yīng)用。但是由于CNN的特殊計(jì)算模式，使得一般的通用處理器對(duì)CNN的實(shí)現(xiàn)效率不高且不能滿足其性能要求。因此，各種基于DSP、FPGA以及ASIC的加速器迅速發(fā)展，尤其是基于FPGA的加速器得到更多研究者的青睞。
　　對(duì)于CNN這種計(jì)算密集型的任務(wù)，基于SoC FPGA的硬件加速器和CPU的協(xié)同工作在性能和能效上提

2、供了顯著的優(yōu)勢。但是，目前的操作系統(tǒng)對(duì)各種不同功能的加速器提供的支持很少：操作系統(tǒng)不知道一個(gè)計(jì)算任務(wù)是在CPU上還是加速器上執(zhí)行；操作系統(tǒng)對(duì)CPU和加速器在內(nèi)存上共享的數(shù)據(jù)沒有提供有效管理，如零拷貝、數(shù)據(jù)一致性等；而且，當(dāng)前的操作系統(tǒng)也很難為加速器分配大片連續(xù)的物理內(nèi)存空間。本文中，我們選擇Xilinx Zynq平臺(tái)為研究目標(biāo)，定性地分析了數(shù)據(jù)共享的方法。除了利用Zynq平臺(tái)設(shè)備的高性能AXI接口，我們還為基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)加速

3、器設(shè)計(jì)了一個(gè)新的內(nèi)存管理系統(tǒng)。它為CPU和加速器提供了一個(gè)統(tǒng)一的虛擬內(nèi)存空間，使得他們能夠在操作系統(tǒng)的用戶空間訪問到相同的內(nèi)存空間，同時(shí)保證了數(shù)據(jù)的一致性。
　　為了把加速器應(yīng)用到實(shí)際中去，我們選取了深度學(xué)習(xí)中較流行的一個(gè)學(xué)習(xí)框架-Caffe，對(duì)其進(jìn)行了評(píng)測分析。對(duì)于Caffe中的計(jì)算瓶頸部分，我們利用卷積神經(jīng)網(wǎng)絡(luò)加速器對(duì)其進(jìn)行了加速，極大的減少了程序的執(zhí)行時(shí)間。在加速實(shí)現(xiàn)過程中，我們實(shí)現(xiàn)了Caffe中卷積運(yùn)算到加速器的映射，并對(duì)