高性能硬件加速器的實(shí)現(xiàn).pdf

1、在現(xiàn)代復(fù)雜數(shù)字信號(hào)處理中，隨著算法復(fù)雜度和待處理數(shù)據(jù)量的日益劇增，通用處理器已經(jīng)難以滿足某些特定應(yīng)用中數(shù)據(jù)處理的高速實(shí)時(shí)性要求。異構(gòu)多核系統(tǒng)可以將不同的計(jì)算任務(wù)分配到不同的處理器核進(jìn)行并行處理，加速任務(wù)執(zhí)行，提供了更加高效、靈活的處理機(jī)制，滿足多種應(yīng)用的需求。硬件加速器可提高面向特定應(yīng)用中科學(xué)計(jì)算的運(yùn)算速度。因此，集成有硬件加速器形式的異構(gòu)多核系統(tǒng)架構(gòu)應(yīng)運(yùn)而生。一些多核處理器通過(guò)集成專用的加速器核對(duì)某些特定應(yīng)用進(jìn)行加速運(yùn)算，但是其靈活性

2、不高。隨著可重構(gòu)技術(shù)的出現(xiàn)，將可重構(gòu)技術(shù)應(yīng)用于硬件加速器中，能夠彌補(bǔ)通用運(yùn)算和軟件計(jì)算在性能和靈活性上的不足，為復(fù)雜高速信號(hào)的處理提出了更好的解決方案。
　　本文根據(jù)發(fā)展趨勢(shì)，對(duì)可重構(gòu)計(jì)算技術(shù)、硬件加速器，以及如何在異構(gòu)多核系統(tǒng)中集成硬件加速器進(jìn)行了研究。本文主要從以下三個(gè)方面進(jìn)行了研究:
　　(1)根據(jù)應(yīng)用目標(biāo)需求特征，分析面向高密度計(jì)算的應(yīng)用特點(diǎn)，并對(duì)矩陣算法特征進(jìn)行研究分析，分析出并行程度高、可有效提高系統(tǒng)性能的矩陣計(jì)

3、算方法，并針對(duì)應(yīng)用目標(biāo)和應(yīng)用平臺(tái)對(duì)矩陣運(yùn)算類型的算法進(jìn)行了優(yōu)化，得到了原位替換的混合粒度并行矩陣求逆實(shí)現(xiàn)方法。
　　(2)在優(yōu)化算法和結(jié)構(gòu)的基礎(chǔ)上，提出了優(yōu)化后的矩陣求逆算法的硬件架構(gòu)，設(shè)計(jì)了面向異構(gòu)多核系統(tǒng)的可重構(gòu)高性能硬件加速器。該硬件加速器主要面向高密度計(jì)算領(lǐng)域中矩陣類運(yùn)算。特別是矩陣求逆運(yùn)算，能夠高效地完成128階以內(nèi)2n階單精度任意浮點(diǎn)實(shí)數(shù)矩陣的求逆運(yùn)算。
　　(3)基于Xilinx V6FPGA對(duì)設(shè)計(jì)的硬件加速器