遙控編解碼器ASIC的設(shè)計.pdf

1、具有地址碼學習能力的多功能遙控編碼芯片(MT-5)和解碼芯片(MR-5)可以廣泛地應用于民用和軍用領(lǐng)域里多種設(shè)備的遙控操作和遠程數(shù)據(jù)傳輸。編碼芯片可以向解碼芯片傳輸?shù)刂反a學習請求信號,解碼芯片接收到該請求后,進行請求狀態(tài)識別和其它數(shù)據(jù)檢測,再進行地址碼學習。學習完成后,編碼芯片再向解碼芯片輸送控制功能請求信號,解碼芯片接收到該信號后進行請求狀態(tài)識別、地址碼判斷和其它數(shù)據(jù)檢測,并進行相應的控制功能驅(qū)動。
　　文中設(shè)計的遙控編解碼芯片

2、以數(shù)字電路為主,并含有少量的模擬電路。整個設(shè)計劃分為前端和后端設(shè)計兩大部分。按照該對芯片的功能和電氣參數(shù)的要求,前端設(shè)計采用了“自頂向下”的設(shè)計方法。首先在Quartus II環(huán)境下分別對該對芯片進行功能模塊劃分、行為級描述、功能仿真和驗證;然后在Tanner環(huán)境下,采用全原理圖輸入的設(shè)計方法分別對各功能模塊進行具體的電路設(shè)計和T-Spice仿真,提出了多種設(shè)計巧妙的電路結(jié)構(gòu),精簡了電路規(guī)模,優(yōu)化了電路性能;最后通過FPGA硬件驗證,證

3、明了前端電路設(shè)計的實際可行性。后端設(shè)計在Tanner L-edit軟件中完成,嚴格按照工藝文檔及設(shè)計規(guī)則文檔編寫了相應的工藝文件及DRC、LVS檢查文件。使用全定制的方法設(shè)計了該芯片所需的基本單元版圖庫,并最終調(diào)用基本單元版圖完成了編碼芯片和解碼芯片的版圖設(shè)計。單元版圖和兩個芯片的整體版圖都通過了物理驗證。為了縮小芯片版圖面積,版圖設(shè)計采用全手工布局布線的方法完成,最大程度上優(yōu)化了版圖面積和性能。
　　該對芯片采用5V、0.5μm