30路光電一體化端機(jī)的設(shè)計(jì)與研究.pdf

1、隨著信息技術(shù)的發(fā)展,人類社會(huì)正在步入信息社會(huì)。光纖通信由于其容量大、傳輸距離遠(yuǎn)、抗干擾性能好等優(yōu)點(diǎn),成為建設(shè)現(xiàn)代化信息高速公路的主體。同時(shí)由于可編程邏輯門陣列(FPGA:Field Programmable Gate Array)與硬件描述語言(Verilog HDL:Verilog High Speed Integrated Circuit Hardware Description Language)的出現(xiàn),使得硬件的設(shè)計(jì)如同軟件設(shè)計(jì)

2、那樣方便快捷。通過軟件編程可以對FPGA的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu),使得FPGA按照軟件設(shè)定的方式進(jìn)行工作。本文設(shè)計(jì)了一種30路光電一體化端機(jī),可以完成30路語音信號(hào)的傳輸。系統(tǒng)在總體設(shè)計(jì)時(shí),確定了基于FPGA的設(shè)計(jì)方案,硬件部分采用愛立信公司的PBL38710和NATIONAL SEMICONDUCTOR公司生產(chǎn)的單片接口的PCM編譯碼器TP3067芯片實(shí)現(xiàn)語音信號(hào)的采集和A/D及D/A的轉(zhuǎn)換。在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用和線

3、路編解碼,利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。光纖線路碼采用5B6B碼,在FPGA中設(shè)計(jì)了編解碼模塊,解碼過程中,利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的位同步及幀同步,在Quartus II和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真,并在Cyclone III系列EP3C25Q240C8開發(fā)板和語音通信模塊上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作。本文將時(shí)分復(fù)用、解復(fù)用、線路編解碼在FPGA里實(shí)現(xiàn),利用FPGA的并行處理