基于比較器開關(guān)電容電路的Sigma-Delta調(diào)制器的研究.pdf

1、Sigma-Delta調(diào)制器是Sigma-Delta模數(shù)轉(zhuǎn)換器(ADC, Analog-to-Digital Converter)的核心模塊，通常其中的運(yùn)算放大器對于系統(tǒng)的性能和功耗有重要的影響。而在現(xiàn)代超深亞微米工藝條件下，低壓低功耗高性能運(yùn)算放大器的設(shè)計(jì)難度大，對此類ADC的低功耗化提出了挑戰(zhàn)。由此，本文提出用比較器和電流源替代運(yùn)算放大器的Sigma-Delta調(diào)制器的設(shè)計(jì)方案，以滿足市場對超低功耗Sigma-Delta ADC的迫

2、切需求。
　　 本文在MATLAB下用理想積分器構(gòu)建Sigma-Delta調(diào)制器的系統(tǒng)行為模型，并采用基于比較器的開關(guān)電容電路來設(shè)計(jì)調(diào)制器。針對此類開關(guān)電容電路存在比較器延時(shí)、電流源匹配性差、邏輯設(shè)計(jì)困難等問題對電路進(jìn)行了分析改進(jìn)，采用前置放大器和鎖存器的經(jīng)典結(jié)構(gòu)構(gòu)成高速連續(xù)比較器，采用共模反饋技術(shù)實(shí)現(xiàn)電流源的精準(zhǔn)匹配，提出交換補(bǔ)償技術(shù)解決由于比較器延時(shí)引起的系統(tǒng)精度下降問題。并將改進(jìn)后的電路用于1M帶寬、80M采樣頻率、1.8

3、V電源電壓條件的Sigma-Delta調(diào)制器的設(shè)計(jì)。系統(tǒng)仿真表明預(yù)期的設(shè)計(jì)目標(biāo)已基本實(shí)現(xiàn)。另外針對多位量化技術(shù)，本文對DAC非線性補(bǔ)償技術(shù)展開了研究。在傳統(tǒng)數(shù)據(jù)加權(quán)平均(DWA)技術(shù)的基礎(chǔ)上，提出了一種新穎的雙向循環(huán)移位DWA(DCSDWA)技術(shù)，具有面積小、抑制信號諧波效率高、性能好的特點(diǎn)。該技術(shù)在SIMULINK下進(jìn)行建模，仿真結(jié)果表明它在±0.5％匹配誤差范圍內(nèi)能將信號諧波抑制在7dB以下，改善了系統(tǒng)的線性。目前已經(jīng)將其應(yīng)用在音頻