已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、對于很多先進的電子系統(tǒng)，它們的性能和系統(tǒng)的時間分辨率以及作用于系統(tǒng)的全局時鐘信號有很大的關(guān)系。獲得一個較高的時間分辨率以及一個高精確度和高穩(wěn)定性的全局時鐘信號可以提高電子系統(tǒng)的性能。全數(shù)字化PET系統(tǒng)的成像質(zhì)量就與時間分辨率有很大的關(guān)系。把由時間數(shù)字轉(zhuǎn)換器(TDC)得到的每次采樣時間送入后端緩存和作為處理單元的FPGA中進行分析和處理，可以得到光電倍增管(PMT)的脈沖的時間信息。通過對常用的時間間隔測量方法進行總結(jié)，在其基礎(chǔ)上結(jié)合FP
2、GA的內(nèi)部結(jié)構(gòu)，對在FPGA中實現(xiàn)高分辨率TDC的可能性進行了分析和驗證。
本研究利用FPGA的進位鏈作為延時單元，通過仿真驗證了可以在FPGA中連接多條進位連線做為延時線，實現(xiàn)高分辨率時間測量。同時，全數(shù)字化PET系統(tǒng)和其它一些電子系統(tǒng)一樣需要一個全局時鐘信號分配模塊使得能夠?qū)υ赥DC中進行處理的多路數(shù)據(jù)有一個時間基準(zhǔn)。為了達到這個目的，使用FPGA和AD9516-4芯片設(shè)計了一種全局時鐘信號分布模塊。針對全局時鐘信號分
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的LXI主時鐘模塊的研究與實現(xiàn).pdf
- FPGA內(nèi)數(shù)字時鐘管理模塊的研究與設(shè)計.pdf
- FPGA中數(shù)字時鐘管理模塊的設(shè)計.pdf
- 全局時鐘資源
- 基于FPGA時間內(nèi)插技術(shù)的TDC設(shè)計.pdf
- 基于fpga數(shù)字時鐘的設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計
- 基于FPGA的精確時鐘同步方法研究.pdf
- 基于fpga的多功能時鐘設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計部分
- 全局時鐘復(fù)位設(shè)計
- 基于VHDL的FPGA工程模塊劃分和關(guān)系研究.pdf
- 基于龍芯Ⅰ的全局寄存器分配研究.pdf
- 基于環(huán)形行波振蕩器的全局時鐘分布網(wǎng)研究.pdf
- 基于fpga的電子時鐘設(shè)計
- 基于fpga的數(shù)字時鐘課程設(shè)計
- 基于FPGA快速進位鏈的高精度TDC系統(tǒng)的設(shè)計與研究.pdf
- 基于fpga的數(shù)字時鐘說明書
- 基于fpga的uart模塊設(shè)計
評論
0/150
提交評論