FPGA內(nèi)數(shù)字時鐘管理模塊的研究與設(shè)計.pdf

1、從第一款商業(yè)化的FPGA產(chǎn)品的出現(xiàn)至今,FPGA在二十多年里得到了迅速的發(fā)展,在應(yīng)用范圍方面,FPGA的使用已經(jīng)不再局限于通信領(lǐng)域,而是擴大到工業(yè)控制、消費電子、汽車電子、測試測量等越來越廣泛的行業(yè)中。FPGA的發(fā)展趨勢也因應(yīng)用范圍的擴大而發(fā)生著變化,供應(yīng)商都在努力采用更先進(jìn)的工藝、更大的晶體管密度以及最前沿的技術(shù),隨之而來的是產(chǎn)品性能的不斷攀升和成本的降低。FPGA的研發(fā)不僅具有重大戰(zhàn)略意義,在接下來的20年里仍將是舉足輕重的基礎(chǔ)芯片

2、,有很大的發(fā)展?jié)摿?。但是國?nèi)FPGA市場仍然被國外大公司占據(jù)著。
　　隨著FPGA的邏輯單元規(guī)模越來越大,集成度不斷提高,在高密度FPGA中時鐘信號的分布質(zhì)量越來越重要。時鐘信號的抖動和偏斜已經(jīng)成為影響系統(tǒng)性能的重要因素。系統(tǒng)時鐘的要求越來越嚴(yán)苛,在高速數(shù)據(jù)的傳輸和交換中,傳統(tǒng)時鐘結(jié)構(gòu)越來越難以保證信號的準(zhǔn)確同步。所以基于鎖相環(huán)的時鐘管理模塊在 FPGA中的應(yīng)用十分必要。
　　本文重點研究國內(nèi)某公司的一款百萬門級FPGA內(nèi)的

3、時鐘管理模塊(DCM),從延遲鎖相環(huán)的設(shè)計出發(fā),分析應(yīng)用于 FPGA的時鐘管理技術(shù)的實現(xiàn)方法和電路設(shè)計。通過分析DCM在去時鐘偏移、頻率綜合、移相調(diào)整等方面的應(yīng)用,設(shè)計出基于全數(shù)字鎖相環(huán)的數(shù)字時鐘管理模塊。
　　FPGA的應(yīng)用范圍越來越廣泛,對時鐘的要求也會越來越多。單純的 DLL不能滿足更高的時鐘要求,因此DCM在ADDLL(全數(shù)字鎖相環(huán))的基礎(chǔ)上增加了數(shù)字相移(Digital Phase Shift)和頻率合成等功能模塊。使得