小型化SAR實時成像處理機的設計與實現(xiàn).pdf

1、由于小型無人機平臺的限制，它可搭載的有效載荷在重量、體積、功耗等方面有著嚴格的要求。要使小型無人機或其它小型飛行平臺能搭載實用化SAR，就必須設計出適用的小型化SAR。實時成像處理機是SAR系統(tǒng)的一個重要組成部分。一般來說，小型飛行平臺配備的信息傳輸系統(tǒng)帶寬較窄，不能直接傳輸雷達回波原始數(shù)據，必須在平臺上完成實時成像處理，再將圖像數(shù)據下傳至地面站。因此高性能、小體積、低功耗的實時成像處理機將是能夠實現(xiàn)小型化SAR的關鍵。
　　

2、傳統(tǒng)的基于FPGA平臺的SAR實時成像處理機常采用多芯片實現(xiàn)，即距離壓縮板、矩陣轉置板、方位壓縮板級聯(lián)的設計方案。針對小型化SAR實時成像處理機體積小、重量輕、功耗低的特點和要求，本文在一塊高端FPGA芯片上實現(xiàn)SAR實時成像處理全過程，即距離壓縮、矩陣轉置、方位壓縮。為進一步降低存儲空間和下傳數(shù)據帶寬，本文基于FPGA設計的小型化SAR實時成像處理機在完成壓縮成像處理后，直接在處理機中進行灰度量化，將32bit成像壓縮后的點復數(shù)數(shù)據量

3、化為8bit灰度值。具體的研究內容為：
　　 1.根據實時成像處理RD算法理論和系統(tǒng)參數(shù)要求，對系統(tǒng)數(shù)據量和運算量做了全面分析。再結合主要模塊資源消耗及其仿真，選擇1片Altera公司StratixⅡ系列的EP2S90 FPGA芯片實現(xiàn)小型化SAR實時成像處理機。
　　 2.成像壓縮模塊詳細設計。首先對壓縮模塊進行子模塊劃分，隨后詳細介紹了FFT MegaCore的定制及其輸入、輸出控制時序設計，最后對壓縮模塊的FPGA