基于ARM微處理器的可觀測(cè)性設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著計(jì)算機(jī)和微電子技術(shù)持續(xù)進(jìn)步，在微處理器設(shè)計(jì)教學(xué)環(huán)節(jié)，如何增強(qiáng)微處理器架構(gòu)學(xué)習(xí)中的直觀性、提高學(xué)習(xí)效率是國內(nèi)外相關(guān)教學(xué)研究的重要部分。本文在完成一個(gè)基于兼容ARM內(nèi)核的微處理器系統(tǒng)實(shí)現(xiàn)工作的基礎(chǔ)上，通過增加內(nèi)部觀測(cè)模塊，提高全系統(tǒng)可觀測(cè)性，搭建了一個(gè)具有一定可觀測(cè)性能力的微處理器架構(gòu)實(shí)驗(yàn)平臺(tái)。該平臺(tái)可應(yīng)用到微處理器體系結(jié)構(gòu)學(xué)習(xí)中，讓學(xué)生更加直觀的學(xué)習(xí)了解微處理器的內(nèi)部結(jié)構(gòu)與工作原理。
　　本文首先完成了一款32位RISC體系結(jié)構(gòu)

2、微處理器設(shè)計(jì)實(shí)現(xiàn)工作，該微處理器具有指令簡單、兼容性好的特點(diǎn)，結(jié)構(gòu)上采用典型的3級(jí)流水線技術(shù)，集成有指令和數(shù)據(jù)共享緩存。其次，通過Wishbone總線將該處理器與中斷控制器、外部存儲(chǔ)器等外設(shè)，組成完整的片上系統(tǒng)。最后，根據(jù)微處理器架構(gòu)教學(xué)目標(biāo)，通過在該片上系統(tǒng)中增加可觀測(cè)硬件模塊，實(shí)現(xiàn)對(duì)微處理器系統(tǒng)主要功能單元運(yùn)行狀態(tài)的采集、存儲(chǔ)與回放，滿足對(duì)微處理器內(nèi)部的運(yùn)行狀態(tài)觀測(cè)的要求。
　　論文完成了片上系統(tǒng)內(nèi)部觀測(cè)子系統(tǒng)結(jié)構(gòu)設(shè)計(jì)，完成了