基于FPGA的自適應(yīng)濾波器的設(shè)計(jì)與研究.pdf

1、本文的主要工作是針對(duì)自適應(yīng)濾波器的結(jié)構(gòu)和特性，對(duì)常用結(jié)構(gòu)適用的范圍進(jìn)行分析，尋求合適的濾波結(jié)構(gòu)并對(duì)其進(jìn)行優(yōu)化，對(duì)這種結(jié)構(gòu)的濾波器算法進(jìn)行基于FPGA的實(shí)現(xiàn)，通過(guò)仿真來(lái)驗(yàn)證理論分析的正確性和設(shè)計(jì)的可行性。
　　在非平穩(wěn)環(huán)境下，自適應(yīng)格型濾波器結(jié)構(gòu)簡(jiǎn)單，但不能有效的跟蹤輸入信號(hào)的變化，而自適應(yīng)橫向?yàn)V波則避免了這種缺陷，它通過(guò)輸出信號(hào)與期望信號(hào)之間的誤差對(duì)濾波器權(quán)系數(shù)進(jìn)行調(diào)整，進(jìn)而對(duì)輸入信號(hào)進(jìn)行實(shí)時(shí)跟蹤，從而達(dá)到了較好的濾波效果。因此本

2、文將格型濾波結(jié)構(gòu)和橫向?yàn)V波結(jié)構(gòu)結(jié)合起來(lái)，不但可以解決自適應(yīng)格型結(jié)構(gòu)對(duì)信號(hào)不能實(shí)時(shí)跟蹤的缺點(diǎn)，而且還可以提高橫向?yàn)V波結(jié)構(gòu)權(quán)系數(shù)的收斂速度，從而降低系統(tǒng)設(shè)計(jì)的復(fù)雜度。
　　在本文采用的聯(lián)合濾波結(jié)構(gòu)中，針對(duì)自適應(yīng)格型結(jié)構(gòu)的節(jié)數(shù)增加到一定程度后，其反射系數(shù)趨近于零的特點(diǎn)，將濾波器后面七節(jié)的格型結(jié)構(gòu)用延遲結(jié)構(gòu)代替，不但可以達(dá)到相同的濾波器效果，而且節(jié)約了部分資源。
　　在進(jìn)行格型濾波結(jié)構(gòu)實(shí)現(xiàn)時(shí)，后節(jié)的輸入相對(duì)于前節(jié)的輸入更加接近于理想

3、的輸出，如果采用和前節(jié)相同的迭代步長(zhǎng)，則后節(jié)步長(zhǎng)相對(duì)偏大，可能會(huì)導(dǎo)致發(fā)散，本文中采用不同的步長(zhǎng)對(duì)反射系數(shù)進(jìn)行更新，并將步長(zhǎng)因子選擇為2-L(L為整數(shù))，通過(guò)移位實(shí)現(xiàn)，提高運(yùn)算速度，同時(shí)也可節(jié)約資源。
　　基于聯(lián)合濾波結(jié)構(gòu)的特點(diǎn)，采用Verilog語(yǔ)言和ISE9.2i開(kāi)發(fā)平臺(tái)對(duì)聯(lián)合結(jié)構(gòu)的自適應(yīng)濾波器進(jìn)行了基于FPGA的實(shí)現(xiàn)，主要包括總體設(shè)計(jì)和詳細(xì)實(shí)現(xiàn)過(guò)程。在實(shí)現(xiàn)過(guò)程中通過(guò)ModelSim SE6.5仿真的結(jié)果表明本設(shè)計(jì)符合算法的要求