16位音頻Σ-Δ調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來(lái)隨著大規(guī)模集成電路與數(shù)字信號(hào)處理技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展,高精度模數(shù)轉(zhuǎn)換器的需求越來(lái)越大。Σ-ΔADC是一種采用過(guò)采樣、噪聲整形以及數(shù)字降采樣濾波技術(shù)來(lái)實(shí)現(xiàn)高精度的模數(shù)轉(zhuǎn)換器。相比于傳統(tǒng)的NyquistADC,Σ-ΔADC降低了對(duì)模擬電路性能以及器件匹配的要求,易于采用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)低成本、低功耗和高精度。本文所研究的主要內(nèi)容是利用開關(guān)電容技術(shù)來(lái)實(shí)現(xiàn)16bits音頻Σ-ΔADC中調(diào)制器的設(shè)計(jì)。主要研究?jī)?nèi)容及成果如下:
　

2、　(1)在深入理解Σ-ΔADC的基本原理以及查閱了大量文獻(xiàn)后,分析了Σ-Δ調(diào)制器的拓?fù)浣Y(jié)構(gòu),根據(jù)所設(shè)計(jì)的16bits音頻Σ-Δ調(diào)制器的精度要求,最終確立采用1位量化、三階單環(huán)、前饋型Σ-Δ調(diào)制器的電路結(jié)構(gòu)。
　　(2)在MATLAB中導(dǎo)入delta-sigma toolbox,編寫程序設(shè)計(jì)出所采用調(diào)制器結(jié)構(gòu)的級(jí)間系數(shù)。分析了影響Σ-Δ調(diào)制器性能的主要非理想性因素,在MATLAB/Simulink中完成了非理想條件下的Σ-Δ調(diào)制器的

3、系統(tǒng)級(jí)設(shè)計(jì),仿真結(jié)果表明調(diào)制器具有108.2dB的信噪比,有效位為17.67bits。
　　(3)根據(jù)系統(tǒng)級(jí)設(shè)計(jì)確定的參數(shù),采用開關(guān)電容技術(shù),完成了調(diào)制器各個(gè)組成模塊的電路設(shè)計(jì),包括一種A類跨導(dǎo)運(yùn)算放大器(OTA)、1bit量化器、兩相非交疊時(shí)鐘發(fā)生器、CMOS開關(guān)、反饋DAC、帶隙基準(zhǔn)電壓源以及偏置電路等,并最終完成了整個(gè)調(diào)制器的電路設(shè)計(jì)。
　　(4)在Cadence/Virtuoso中完成了調(diào)制器各個(gè)電路模塊的版圖以及整