基于FPGA的RSR接收機(jī)低速數(shù)字下變頻系統(tǒng).pdf

1、深空探測RSR數(shù)字接收機(jī)系統(tǒng)是對深空探測器進(jìn)行精密定位的地面接收設(shè)備，其接收來自探測器的下行信號，采集和記錄測量數(shù)據(jù)并進(jìn)行后續(xù)處理。深空探測RSR數(shù)字接收機(jī)的開發(fā)對深空探測活動的開展具有十分重要的意義。
　　深空探測RSR接收機(jī)中數(shù)字下變頻模塊分為高速數(shù)字下變頻和低速數(shù)字下變頻兩個部分。本文完成的主要任務(wù)是低速數(shù)字下變頻LSDDC系統(tǒng)的數(shù)字電路邏輯實現(xiàn)以及LSDDC外圍電路的設(shè)計。相對于高速數(shù)字下變頻系統(tǒng)所處理的信號采樣率為256

2、Msps，低速數(shù)字下變頻系統(tǒng)所處理的信號采樣率為16Msps或4Msps。低速數(shù)字下變頻LSDDC使用軟件無線電的設(shè)計思想，由信號處理算法結(jié)合FPGA硬件進(jìn)行數(shù)字下變頻、數(shù)字濾波等數(shù)字信號處理來實現(xiàn)。FPGA芯片采用Xilinx公司Virtex-5系列高端大規(guī)模FPGA。在整個設(shè)計過程中，首先使用高精度的數(shù)控振蕩器完成數(shù)字信號的中心頻率搬移，然后使用FIR濾波器進(jìn)行濾波抽取降低數(shù)據(jù)采樣率，通過數(shù)據(jù)傳輸模塊實現(xiàn)數(shù)據(jù)傳送。LSDDC系統(tǒng)中其

3、余外圍電路則用于完成提供系統(tǒng)時鐘，測量數(shù)據(jù)峰值，傳遞控制信號，監(jiān)測系統(tǒng)狀態(tài)，選擇輸出格式等必不可少的輔助功能。最終能夠?qū)?通道IQ兩路4Msps采樣率，8bit數(shù)據(jù)位寬的輸入信號處理成為4通道中心頻率以1Hz的變化步長進(jìn)行調(diào)節(jié)，50ksps的數(shù)據(jù)采樣率，8bit數(shù)據(jù)位寬，復(fù)數(shù)數(shù)據(jù)與實數(shù)數(shù)據(jù)可選輸出的數(shù)據(jù)。將設(shè)計內(nèi)容下載到LSDDC板卡的4片XilinxFPGA相應(yīng)的邏輯單元中進(jìn)行配置和運(yùn)行，并且使用仿真軟件Modelsim對整個低速數(shù)字