基于包傳輸?shù)膬?nèi)存訪問系統(tǒng)的設(shè)計.pdf

1、計算機的性能要得到更好的發(fā)揮主要取決于處理器性能和存儲系統(tǒng)之間良好的配合，內(nèi)存訪問系統(tǒng)對處理器性能的發(fā)揮和提高非常重要。隨著處理器技術(shù)的飛速發(fā)展，存儲墻問題也越來越嚴重，對高帶寬高效率內(nèi)存系統(tǒng)的要求也越來越高。因此，研究和設(shè)計高性能低延遲的內(nèi)存訪問系統(tǒng)具有重要的意義。
　　論文選取消息式內(nèi)存存儲結(jié)構(gòu)作為研究對象，深入分析了目前國內(nèi)外內(nèi)存訪問系統(tǒng)的發(fā)展趨勢，研究了高級擴展接口(Advanced eXtensible Interfac

2、e，AXI)系統(tǒng)總線和DDR3 SDRAM(Double Data Rate three Synchronous Dynamic Random Access Memory)內(nèi)存標準的基本原理、工作時序，在消息式內(nèi)存原型系統(tǒng)基礎(chǔ)上設(shè)計并實現(xiàn)了基于包傳輸?shù)膬?nèi)存訪問系統(tǒng)，給出了內(nèi)存訪問系統(tǒng)的系統(tǒng)架構(gòu)，并且詳細討論了DDR3 SDRAM內(nèi)存訪問系統(tǒng)每個功能模塊的具體設(shè)計。對于基于包傳輸?shù)膬?nèi)存訪問系統(tǒng)的設(shè)計，主要包括功能組織、邏輯實現(xiàn)及仿真驗證。

3、通過在Xilinx ZYNQ-7000系列FPGA(Field Programmable Gate Array)芯片上打包數(shù)據(jù)和命令以及在Xilinx Kintex-7系列FPGA芯片上解包數(shù)據(jù)和命令的方法，實現(xiàn)片上處理器與片外內(nèi)存的通信。采用例話Xilinx公司內(nèi)存控制器知識產(chǎn)權(quán)核的策略，達到對片外DDR3 SDRAM直接控制的目的。設(shè)計采用自頂向下的設(shè)計方法，并使用硬件描述語言Verilog對內(nèi)存訪問系統(tǒng)進行寄存器傳輸級建模，通過M