

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、在無線通信系統(tǒng)中,傳輸速率越來越大,調(diào)制方式越來越復雜,要求越來越長的持續(xù)通訊時間、以及越來越高的系統(tǒng)靈敏度,由此,作為收發(fā)機芯片主要模塊之一的可變增益放大器,系統(tǒng)對其提出的帶寬、線性度、功耗和噪聲等性能指標也越來越苛刻;而且,采用深亞微米CMOS技術之后,低電源電壓使得可變增益放大器在這些指標的折衷問題上面臨著諸多挑戰(zhàn)。
本文基于Cadence EDA平臺,采用TSMC的0.18μm工藝設計并實現(xiàn)了面向IMT-A應用的可
2、編程增益放大器(programmable gain amplifier, PGA);為了應用于零中頻架構的接收機中,本文還設計實現(xiàn)了直流失調(diào)消除電路(DCOC);為了減小靜態(tài)功耗,本文在設計了普通源隨器測試buffer的基礎上,另外又設計了AB類輸出buffer,使整體電路(不含測試buffer)最大靜態(tài)直流為17mA,與源極跟隨器相比,該電路在實現(xiàn)相同功能的情況下,靜態(tài)直流小了7mA,且對有用信號的衰減較?。徽w芯片面積(包括所有PA
3、D)為800*700um2。
根據(jù)測試結果,工作電壓1.8V,在負載為差分100Ω阻抗的情況下,整體電路增益動態(tài)范圍可達63dB,采用二進制控制,增益步長為1dB,步長誤差在±0.38dB以內(nèi);在測試buffer存在約為6dB衰減的情況下,整體電路的最高增益為55dB,-3dB帶寬為92MHz,在低增益模式下IIP3可達17.5dBm,1dB壓縮點可達5.7dBm;根據(jù)仿真結果,高增益模式下在10MHz處輸入?yún)⒖荚肼?IR
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 可變增益放大器的設計1
- 中頻可變增益放大器的設計.pdf
- CMOS可變增益放大器的設計.pdf
- 可編程增益放大器PGA的設計.pdf
- 可變增益放大器的研究和設計.pdf
- 寬增益動態(tài)范圍CMOS可變增益放大器設計.pdf
- 數(shù)字控制可變增益放大器的設計.pdf
- CMOS可變增益放大器的研究和設計.pdf
- 可變增益放大器的設計畢業(yè)論文
- 低電源電壓可變增益放大器的設計.pdf
- 低電源電壓可變增益放大器設計.pdf
- 通用可變增益放大器畢業(yè)設計論文
- 實現(xiàn)寬動態(tài)范圍的開環(huán)可變增益放大器研究與設計.pdf
- SiGeBiCMOS超寬帶可變增益放大器研究與設計.pdf
- 超寬帶數(shù)控可變增益放大器的研究與設計.pdf
- 可變增益線性脈沖放大器的設計與仿真.pdf
- 電壓控制增益可變放大器設計(vga)設計(doc)
- 一種可變增益CMOS放大器的設計.pdf
- 石英陀螺驅(qū)動電路的可變增益放大器設計.pdf
- 寬范圍高線性CMOS可變增益放大器的研究與實現(xiàn).pdf
評論
0/150
提交評論