CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).pdf

1、集成電路具有體積小、可靠性高、性能好、成本低、便于大規(guī)模生產(chǎn)的特點(diǎn)。隨著微電子技術(shù)的發(fā)展，集成電路在軍事、通訊、醫(yī)療器械等方面得到了廣泛的應(yīng)用.MOS工藝在不斷發(fā)展，電源電壓和晶體管溝道長(zhǎng)度在不斷減小，低功耗、低成本、線性度高、寬帶以及高增益調(diào)節(jié)范圍的CMOS可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)越來越重要。 本文首先介紹CMOS可變?cè)鲆娣糯笃髟O(shè)計(jì)的國(guó)內(nèi)外研究水平以及主要應(yīng)用領(lǐng)域。詳細(xì)闡述了基于模擬乘法器的VGA、基于可編程跨導(dǎo)器的VGA、基于可

2、編程負(fù)載的VGA、基于可編程反饋的VGA以及基于可編程衰減器的VGA。結(jié)合設(shè)計(jì)擬達(dá)到的技術(shù)指標(biāo)，確定采用基于可編程衰減器的VGA作為設(shè)計(jì)方案，即采用恒定增益運(yùn)算放人器與可編程衰減網(wǎng)絡(luò)級(jí)聯(lián)的方式實(shí)現(xiàn)VGA。 運(yùn)算放大器是本文中可變?cè)鲆娣糯笃鞯暮诵碾娐?。本文詳?xì)分析了各類運(yùn)算放大器的結(jié)構(gòu)，分析這些運(yùn)算放大器的優(yōu)缺點(diǎn)，由此確定本文設(shè)計(jì)所采用的運(yùn)算放大器結(jié)構(gòu)：第一級(jí)采用差分放大電路，并采用了自偏置高擺幅電流沉設(shè)計(jì)提高輸入級(jí)的擺幅；第二級(jí)

3、采用了雙共源共柵放人電路的設(shè)計(jì)，改善了運(yùn)算放大器頻率特性；第三級(jí)采用了源極跟隨器作為輸出緩沖級(jí)降低了輸出阻抗，提高了電路的驅(qū)動(dòng)能力。經(jīng)過一系列理論計(jì)算以及仿真，輸入級(jí)差分放大電路、雙共源共柵放大電路、源極跟隨器等電路的設(shè)計(jì)基本達(dá)到了設(shè)計(jì)指標(biāo)要求。 可編程衰減網(wǎng)絡(luò)設(shè)計(jì)中采用數(shù)字控制方式，提高了VGA電路的可靠性和控制精度。該衰減網(wǎng)絡(luò)由數(shù)字控制字發(fā)生器和R-2R衰減網(wǎng)絡(luò)以及一組MOS管開關(guān)電路組成。在設(shè)計(jì)中，借鑒數(shù)字集成電路中基于標(biāo)

4、準(zhǔn)單元的設(shè)計(jì)方法，采用硬件描述語言設(shè)計(jì)數(shù)字控制字產(chǎn)生電路，經(jīng)邏輯綜合生成相互連接的與門、與非門、或非門及非門電路。經(jīng)過功能驗(yàn)證、晶體管級(jí)電路驗(yàn)證后，該電路可以實(shí)現(xiàn)數(shù)字控制字的功能。 本文最后闡述了版圖設(shè)計(jì)的相關(guān)知識(shí)，并對(duì)運(yùn)算放人器以及可編程衰減器進(jìn)行了版圖設(shè)計(jì)。最終成功設(shè)計(jì)了一款應(yīng)用于低中頻、高增益、以dB量程變化的VGA。 本設(shè)計(jì)是基于Cadence EDA平臺(tái)，采用JAZZ半導(dǎo)體公司的0.35μm SiGe BiCM