功率轉(zhuǎn)換器及其Verilog-A行為模型研究.pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文主要研究集成功率轉(zhuǎn)換器電路及其高層次行為模型描述。作者設(shè)計了兩種DC/DC功率轉(zhuǎn)換器——PFM升壓型DC/DC和PWM降壓型DC/DC——的電路結(jié)構(gòu)及其Verilog-A行為模型。分別基于BSIM3V3Spice模型和Sim-BCD2μm/36V雙極工藝，采用CadenceSpectre對其內(nèi)部電路進(jìn)行了系統(tǒng)仿真。這兩種DC/DC轉(zhuǎn)換器電路結(jié)構(gòu)簡單，版圖面積小，具有低功耗、高精度的特點。同時，分析了模擬硬件描述語言Verilog-A

2、的特點，介紹了利用Verilog-A語言描述的模塊進(jìn)行系統(tǒng)仿真的過程。本文以DC/DC轉(zhuǎn)換器的控制電路模塊——PFM和PWM的設(shè)計為例，介紹了用基于模擬硬件描述語言Verilog-A的行為模型進(jìn)行系統(tǒng)設(shè)計的新方法。利用CadenceSpectre仿真器對該模型進(jìn)行了功能驗證和系統(tǒng)級仿真。比較兩種仿真結(jié)果后，可以得出結(jié)論：使用Verilog-A語言對模擬部分進(jìn)行行為級建模在很大程度上減少仿真的時間，加快設(shè)計進(jìn)程，并且提高仿真精度。仿真結(jié)果

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論