Delta-Sigma模數(shù)，數(shù)模轉(zhuǎn)換器設(shè)計(jì)與應(yīng)用.pdf

1、現(xiàn)在對(duì)A/D和D/A轉(zhuǎn)換電路的普遍要求是與VLSI工藝兼容，以便實(shí)現(xiàn)信號(hào)接口電路與數(shù)字處理系統(tǒng)的單片集成。從而提高整個(gè)系統(tǒng)的可靠性并降低生產(chǎn)成本。為了滿足這個(gè)要求，并充分利用現(xiàn)代VLSI的高速，高集成度的優(yōu)點(diǎn)。一種叫做過采樣增量總和調(diào)制（Delta—sigma）的技術(shù)被運(yùn)用到A/D和D/A轉(zhuǎn)換器的設(shè)計(jì)中。傳統(tǒng)的Nyquist率數(shù)模，模數(shù)轉(zhuǎn)換器由于采用高位量化器結(jié)構(gòu)，所能實(shí)現(xiàn)的轉(zhuǎn)換精度受到元件匹配精度的限制。在標(biāo)準(zhǔn)VLSI CMOS工藝中

2、，高精度必須采用特殊工藝才能獲得。采用增量總和調(diào)制技術(shù)的A/D和D/A轉(zhuǎn)換器避免了對(duì)元器件匹配精度的較高要求，而以高抽樣速率來實(shí)現(xiàn)高位量化，即以速度來換取精度。解決了高精度的A/D，D/A與VLSI數(shù)字信號(hào)處理器的工藝兼容問題。 本文首先利用線性模型推導(dǎo)出增量總和調(diào)制器的結(jié)構(gòu)和它的噪聲調(diào)制特性。推導(dǎo)出增大過采樣比和增加調(diào)制器中積分器的階數(shù)都能顯著提高增量總和調(diào)制器的性能。單級(jí)多階調(diào)制器雖然能實(shí)現(xiàn)對(duì)量化噪聲的高階調(diào)制，卻存在著隨輸

3、入信號(hào)幅度的增加而發(fā)生調(diào)制器過載而振蕩的現(xiàn)象。所以在設(shè)計(jì)時(shí)要考慮調(diào)制器穩(wěn)定性的問題。級(jí)聯(lián)結(jié)構(gòu)調(diào)制器的提出能消除對(duì)穩(wěn)定性的顧慮。本文介紹了級(jí)聯(lián)結(jié)構(gòu)的調(diào)制器并作了推導(dǎo)。 多比特轉(zhuǎn)換可帶來比單比特轉(zhuǎn)換大得多的優(yōu)勢(shì)。如保證轉(zhuǎn)換器的穩(wěn)定性，降低過采樣比，提高信噪比等。但它也帶來了另一個(gè)問題是由多比特轉(zhuǎn)換引出的非線性度。為了消除非線性度帶來的噪聲，本文第二章給出了動(dòng)態(tài)元素匹配的DWA算法極其實(shí)現(xiàn)。并設(shè)計(jì)了一個(gè)基于2—2級(jí)聯(lián)結(jié)構(gòu)的內(nèi)置4比特D

4、AC的Delta—sigma模數(shù)轉(zhuǎn)換器。 本文的三，四，五章給出了一個(gè)16位的過抽樣Delta—sigma數(shù)模轉(zhuǎn)換器的設(shè)計(jì)。Delta—sigma數(shù)模轉(zhuǎn)換器包括Delta—sigma調(diào)制器，升采樣濾波器組和模擬低通濾波器組成。本文運(yùn)用了數(shù)字濾波器的理論和方法來設(shè)計(jì)過抽樣Delta—sigma數(shù)模轉(zhuǎn)換器。采用chebyshevⅡ型高通濾波器作為調(diào)制器噪聲傳遞函數(shù)原型，設(shè)計(jì)了一個(gè)64倍升采樣率的5階Delta—sigma調(diào)制器，其信

5、噪比達(dá)到112dB。由于高階的調(diào)制器會(huì)帶來不穩(wěn)定的問題，從理論和實(shí)踐兩方面求出了帶來不穩(wěn)定調(diào)制器本身參數(shù)和輸入信號(hào)幅度的臨界值。最后給出了調(diào)制器的設(shè)計(jì)和仿真結(jié)果。第四章從理論的角度分析了升采樣濾波器的原理。為了減小芯片面積并降低功耗，同時(shí)利用半帶濾波器和梳狀濾波器的特性，升采樣濾波器采用了多級(jí)實(shí)現(xiàn)方案。給出各級(jí)濾波器的系數(shù)及性能指標(biāo)后，先在Matlab中進(jìn)行設(shè)計(jì)及仿真驗(yàn)證。采用了CSD碼將得出的浮點(diǎn)系數(shù)轉(zhuǎn)化為能在硬件中實(shí)現(xiàn)的定點(diǎn)系數(shù)。再

6、仿真通過后，進(jìn)行硬件構(gòu)件的設(shè)計(jì)。整個(gè)升采樣濾波器構(gòu)件分為了DSP和DSP_CTRL兩部分。DSP主要包括了乘法器，加法器，累加寄存器和鎖存器。DSP_CTRL負(fù)責(zé)控制DSP的操作時(shí)序，以保證在規(guī)定的時(shí)間完成規(guī)定的操作，并控制在合適的時(shí)間對(duì)和Ram進(jìn)行讀或?qū)?，?duì)Rom進(jìn)行讀操作。分別給出了以上各模塊的設(shè)計(jì)并用Verilog語言于RTL級(jí)實(shí)現(xiàn)并仿真驗(yàn)證通過。末端的模數(shù)轉(zhuǎn)換器的功能主要有兩個(gè)，一個(gè)是作為一個(gè)低通濾波器將高頻的量化噪聲和混疊信號(hào)