多位量化Sigma-Delta模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf

1、隨著MEMS陀螺數(shù)字化，智能化的未來(lái)需求，對(duì)數(shù)字陀螺接口電路的研究成為了熱門，特別是對(duì)于接口電路中模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）的研究設(shè)計(jì)。本論文介紹了多位量化Sigma-Delta ADC的結(jié)構(gòu)和性能參數(shù)，然后介紹了Sigma-Delta調(diào)制器的工作原理，并對(duì)比了一位量化和多位量化之間的優(yōu)劣，根據(jù)設(shè)計(jì)指標(biāo)確定了3階3位量化全前饋結(jié)構(gòu) Sigma-Delta調(diào)制器。論文對(duì)Sigma-Delta調(diào)制器的非理想因素進(jìn)行了Simu

2、link模型的建立，并對(duì)非理想因素進(jìn)行了分析。最后在晶體管級(jí)對(duì)Sigma-Delta調(diào)制器進(jìn)行了仿真，并對(duì)仿真結(jié)果進(jìn)行了分析。
　　在Matlab中Simulink環(huán)境下首先對(duì)Sigma-Delta調(diào)制器進(jìn)行了行為級(jí)的設(shè)計(jì)與仿真。理想情況下，10MHz采樣頻率，128倍過(guò)采樣率，Sigma-Delta調(diào)制器系統(tǒng)信噪比為125.4dB，有效位數(shù)達(dá)到了20.53。之后考慮了調(diào)制器系統(tǒng)的非理想因素，主要對(duì)積分器建立誤差、運(yùn)算放大器有限增

3、益、開關(guān)非線性、KT/C噪聲和運(yùn)算放大器噪聲進(jìn)行了分析與模型的建立?？紤]到由于多位量化導(dǎo)致反饋DAC電容失配引入的非線性，采用了Mathwork提供的DataWeightedAveraging(DWA)行為級(jí)模型，對(duì)這種抑制非線性的算法進(jìn)行了行為級(jí)的仿真，在考慮所有非理想因素以及1％電容失配的情況，系統(tǒng)諧波失真小于100dB，有效位數(shù)是16位，符合設(shè)計(jì)要求。
　　電路設(shè)計(jì)的時(shí)候需要重點(diǎn)考慮第一級(jí)積分器運(yùn)算放大器的設(shè)計(jì)，以及第一級(jí)引

4、入的噪聲。采用4輸入比較器組成的Flash多位量化器能夠有效降低功耗。開關(guān)的設(shè)計(jì)需要重點(diǎn)關(guān)注開關(guān)電阻的大小以及電阻非線性的問(wèn)題，避免由于開關(guān)非線性導(dǎo)致的系統(tǒng)諧波失真過(guò)大。最后整個(gè)調(diào)制器電路在CSMC0.5um工藝，在Cadence中，加入0.5%電容失配，對(duì)采用DWA算法的調(diào)制器進(jìn)行了仿真，并對(duì)仿真結(jié)果進(jìn)行了分析，結(jié)果顯示在采用DWA算法，調(diào)制器噪底低于-120dB，系統(tǒng)信噪比達(dá)到了112dB，諧波失真小于-120dB。
　　最后