高性能CABAC解碼器VLSI設計與實現(xiàn).pdf

1、基于上下文自適應二進制算術編碼(Context-based Adaptive BinaryArithmetic Coding，CABAC)是H.264/AVC兩種可選的熵編碼方案之一。相對于另一種熵編碼—上下文自適應變長編碼(Context-based Adaptive VariableLength Coding，CAVLC)，CABAC具有更高的編碼效率：在相同畫面質量下，CABAC比CAVLC壓縮效率提高10％-15％。另一方面，C

2、ABAC壓縮效率的提高是以高復雜性為代價，若用軟件進行實時解碼，需要CPU具備較高的運行頻率，動輒上G。因此，CABAC多以硬件加速來實現(xiàn)。但是，由于CABAC算法復雜，依存度較高，實現(xiàn)高效的CABAC硬件解碼器需要克服許多挑戰(zhàn)。
　　 本文研究了CABAC解碼器原型芯片的設計與實現(xiàn)方法，主要貢獻如下：
　　 (1)優(yōu)化CABAC解碼器電路面積。根據分析CABAC解碼流程，提出一種新型上下文索引生成電路，將非殘差部分的上

3、下文增量單獨設置成一個表，而上下文索引偏移量大部分是由邏輯電路生成，上下文索引查找表縮小到768bits,大大減小了查找表面積。
　　 (2)優(yōu)化CABAC解碼速率。利用電路冗余結構和電路并行性特點，將上下文索引生成模塊和上下文模型存儲器分別拆分成兩個部分，并將概率存儲器復制一份，使部分語法元素的解碼能夠實現(xiàn)流水操作，減少了流水暫停概率，提高了解碼速率。利用旁路解碼的特點進行旁路加速解碼，在必要的時候能夠每個周期解碼2個旁路位或

4、者一個規(guī)則位和一個旁路位，從而進一步提高解碼器的解碼速率。采用簡潔的首一檢測邏輯電路達到一個周期完成歸一化目的。采用單一桶式移位寄存器達到連續(xù)讀取變長碼流功能。用標準測試碼流對其進行軟件仿真，仿真結果顯示CABAC解碼速度達到1.75cycle/bit。用一個常規(guī)CABAC解碼器(采用單一的上下文指針生成電路，無流水)與優(yōu)化后的解碼器在性能和面積上做比較。結果顯示所提構架在面積增加9.3％的情況下得到2倍的解碼速度。
　　 (3

5、)設計實現(xiàn)CABAC解碼器原型芯片。在FPGA上設計實現(xiàn)了CABAC解碼器原型芯片，采用Verilog語言對所提構架進行硬件實現(xiàn)，用EDA軟件對其進行仿真，在FPGA上驗證其功能，用EDA綜合工具對其進行邏輯綜合。
　　 本解碼器被并整合到一個完整的H.264解碼器中，并在FPGA原型上進行設計實現(xiàn)。實驗結果表明，解碼器最大頻率達100MHz，平均解碼速率達1.75 Cycle/Bin，能夠滿足HD1080i格式的視頻的實時解碼