JPEG2000位平面解碼器VLSI結構設計.pdf

1、隨著計算機技術、通信技術、網(wǎng)絡技術等技術快速發(fā)展，數(shù)字圖像被廣泛應用于通信、互聯(lián)網(wǎng)、醫(yī)療、電子商務、遙感衛(wèi)星、軍事、法律等各個領域，導致數(shù)據(jù)量呈指數(shù)級增長。巨大的數(shù)據(jù)量對圖像的處理、存儲和傳輸造成極大壓力，因此圖像壓縮技術在數(shù)字圖像應用中具有重要作用。
　　JPEG2000是一種性能優(yōu)越的圖像壓縮標準，具有碼率可控、壓縮倍數(shù)高、適合網(wǎng)絡傳輸?shù)葍?yōu)點，對自然圖像、合成圖像、衛(wèi)星圖像、醫(yī)學圖像等各類圖像均具有良好的適用性。目前國內已有西

2、安電子科技大學圖像傳輸與處理研究所研制的高性能JPEG2000編碼芯片“雅芯二號”用于航天領域，但是 JPEG2000解碼系統(tǒng)的高速硬件實現(xiàn)仍有待突破。其主要原因是復雜的解碼算法使JPEG2000難以滿足實時性處理要求，尤其是JPEG2000中的位平面解碼部分的算法復雜度高、開發(fā)周期長、處理時延大，造成JPEG2000高速硬件解碼系統(tǒng)實現(xiàn)困難。因此，深入研究JPEG2000位平面解碼器硬件實現(xiàn)具有重要意義。
　　在結合JPEG20

3、00算法標準和FPGA硬件平臺特點的基礎上，本研究的總體目標是在 Xilinx公司的VC707開發(fā)板上實現(xiàn) JPEG2000解碼系統(tǒng)，達到入口速率是100Mbps。本文研究的主要內容有以下兩部分：
　　(1)本文設計了采取列掃描、列跳過方案的3×4的寄存器掃描窗口，并對一列樣本點的上下文采取預計算的方法，給出了寄存器窗口、上下文生成及更新、四種編碼原語的VLSI結構，同時給出了三個通道的狀態(tài)跳轉圖，并采用高級綜合HLS(High-

4、level Synthesis)實現(xiàn)位平面解碼部分。對比傳統(tǒng)手寫代碼的開發(fā)方式，HLS具有開發(fā)速度快、方案調整靈活的優(yōu)點，因而整個位平面解碼器采用HLS實現(xiàn)。
　　(2)本文深入分析JPEG2000解碼系統(tǒng)各部分處理速度，制定了高效存儲調度方案并完成DDR(Double Data Rate SDRAM)控制器的設計。
　　本文的工作重點是JPEG2000解碼系統(tǒng)中位平面解碼部分以及DDR存儲調度部分的研究和實現(xiàn)。采用HLS完

5、成了位平面解碼器設計，解決了傳統(tǒng)手寫Verilog/VHDL代碼開發(fā)周期長、開發(fā)流程復雜的問題，并且能通過 HLS約束形成各種結構適用于不同速度、不同資源需求的應用場景。在 VC707開發(fā)板上實現(xiàn)后，位平面解碼器出口速率最高達98.1Mbps，資源占用在3％以內，比標準算法串行解碼的結構平均吞吐率提高5倍，資源占用減少一半以上。結合高效的DDR存儲調度方案，可對入口速率為100Mbps、壓縮倍數(shù)為2倍和4倍的碼流進行處理，能滿足一般的實