基于DDS的任意波形發(fā)生器研究.pdf

1、目前，基于直接數(shù)字頻率合成 (Direct Digital Frequency Synthesis簡稱DDS) 技術(shù)的任意波形發(fā)生器在設(shè)計上多采用FPGA結(jié)合微處理器芯片的形式。DDS部分功能由FPGA來實現(xiàn)，微處理器芯片用于完成控制功能，這種結(jié)構(gòu)電路復(fù)雜，開發(fā)周期長，系統(tǒng)的軟硬件升級也存在困難?？删幊唐舷到y(tǒng)（SOPC）設(shè)計是一個嶄新的、富有生機的嵌入式系統(tǒng)設(shè)計方向，嵌入式集成化設(shè)計正成為電子領(lǐng)域發(fā)展的一個重要方向。本文利用SOPC技

2、術(shù)研究在單片F(xiàn)PGA上實現(xiàn)任意波形發(fā)生器的可行性。 論文以Altera公司的EP1C12芯片為SOPC系統(tǒng)的載體，把任意波形發(fā)生器的DDS 模塊和軟核處理器Nios II集成到單片F(xiàn)PGA芯片內(nèi)部，設(shè)計了能夠輸出正弦波、方波、鋸齒波、任意波、及掃頻等波形的任意波形發(fā)生器。文中對DDS最致命的缺點（輸出頻譜雜散大）進行了研究和分析，重點探討了DDS的相位截斷誤差，采用了一種新的相位加擾技術(shù)來改善波形的輸出雜散；同時，針對目前的任意

3、波形發(fā)生器還不具備過零切換功能這一問題，提出了DDS的結(jié)構(gòu)改進思路：采用兩套雙端口RAM結(jié)構(gòu)，使其在波形切換時實現(xiàn)過零切換，以保證波形的平滑輸出。 文中首先探討了DDS的工作原理，根據(jù)信號分析理論分析了DDS的輸出頻譜，并在MATLAB中對DDS的頻譜雜散和采用隨機序列來改善雜散后的輸出頻譜進行了仿真；然后在對任意波形發(fā)生器進行需求分析的基礎(chǔ)上，確定了任意波形發(fā)生器的總體方案，闡述了任意波形發(fā)生器硬件電路板的設(shè)計與制作；接著，給

4、出了Nios II處理器的構(gòu)建與系統(tǒng)各部分在FPGA上的硬件描述語言（Verilog HDL）實現(xiàn)，完成了上下位機的軟件設(shè)計和編寫（上位機的基于LabVIEW的人機界面以及下位機的基于軟處理器核Nios II的波形產(chǎn)生軟件）；最后，對實驗結(jié)果進行了分析，并提出了改進意見。 試驗結(jié)果表明：所設(shè)計的基于DDS的任意波形發(fā)生器能夠?qū)崿F(xiàn)規(guī)則波和任意波形的輸出，波形性能達到了設(shè)計要求；系統(tǒng)實現(xiàn)了過零切換功能，可以用在要求波形連續(xù)平滑輸出的