S波段寬帶捷變頻頻率源研究.pdf

1、寬頻帶、低雜散及捷變頻的頻率合成技術(shù)是電子系統(tǒng)中的關(guān)鍵技術(shù)，在擴(kuò)頻通信和現(xiàn)代雷達(dá)系統(tǒng)中，捷變頻頻率源不僅具有優(yōu)良的抗干擾能力，而且大大提高系統(tǒng)的處理能力，是國(guó)內(nèi)外電子系統(tǒng)設(shè)計(jì)師們的研究熱點(diǎn)。目前國(guó)內(nèi)超高速跳頻通信和捷變頻雷達(dá)尚未得到充分發(fā)展，其主要原因是頻率合成器的捷變頻性能達(dá)不到要求。因此，研究寬頻帶、捷變頻的頻率合成技術(shù)對(duì)電子對(duì)抗、雷達(dá)、制導(dǎo)、遙感監(jiān)測(cè)及毫米波通信等技術(shù)的提升具有重要的應(yīng)用價(jià)值。
　　 本文在分析頻率合成器理

2、論的基礎(chǔ)上，討論了幾種跳頻源的合成方案，針對(duì)不同用戶的需求，選用不同的跳頻頻率合成技術(shù)，在S波段上研制了三種不同跳頻時(shí)間的頻率合成器，分別采用鎖相環(huán)(PLL)技術(shù)，直接數(shù)字頻率合成(DDS)技術(shù)，并與高速控制的FPGA器件相結(jié)合，充分發(fā)揮各自的優(yōu)勢(shì)，克服各單項(xiàng)技術(shù)的缺點(diǎn)。
　　 在跳頻源的研究中，基于PLL技術(shù)內(nèi)插DDS的快速跳頻頻率源，采用雙環(huán)鎖相內(nèi)插DDS的方案，在2710～3210MHz頻率帶寬內(nèi)，實(shí)現(xiàn)了100MHz以內(nèi)步

3、進(jìn)的頻率轉(zhuǎn)換時(shí)間約為9μs基于DSS技術(shù)的高速跳頻頻率源，采用DDS+DS的方案，在2710～3210MHz頻率帶寬內(nèi)，實(shí)現(xiàn)了以任意頻率步進(jìn)的轉(zhuǎn)換時(shí)間小于4μs；基于PLL和DDS技術(shù)的捷變頻頻率源，采用DDS與PLL環(huán)外混頻的方案，并結(jié)合高速控制電路FPGA，實(shí)現(xiàn)了在2349～2954MHz頻率帶寬內(nèi)，任意步進(jìn)下頻率轉(zhuǎn)換時(shí)間小于1.5μs。以上三套方案，在解決了不同跳頻時(shí)間需求的同時(shí)，均具有雜散抑制優(yōu)于60dBc和相位噪聲優(yōu)于-97