S波段DDS激勵PLL寬帶頻率合成器的研究.pdf

1、從二十世紀(jì)開始，世界步入了信息化飛速發(fā)展的階段，無線通信技術(shù)得到快速發(fā)展，在中繼通訊、衛(wèi)星通訊、雷達(dá)、電子對抗及制導(dǎo)武器中都有著廣泛的應(yīng)用。隨著無線通信系統(tǒng)在民用和軍用上地位的提高，現(xiàn)代無線通信電子系統(tǒng)對頻率源的精度、頻率分辨率、轉(zhuǎn)換時間和頻譜純度等指標(biāo)提出了越來越高的要求。本課題基于DDS激勵PLL的組合結(jié)構(gòu)設(shè)計一款S波段寬頻帶低相噪低雜散的頻率合成器。
　　本文首先講述了頻率合成技術(shù)的概念，回顧了頻率合成技術(shù)的發(fā)展歷程，介紹了

2、在頻率合成技術(shù)上，國內(nèi)外的發(fā)展現(xiàn)狀。然后介紹了DDS與PLL的概念、結(jié)構(gòu)、工作原理等，分析了相位噪聲和雜散的主要來源。接著依據(jù)課題指標(biāo)要求，確定設(shè)計方案和幾個核心芯片，分析方案可行性，并詳細(xì)講述了倍頻鏈電路，DDS電路及鎖相環(huán)電路的設(shè)計方法，以及PCB制板的規(guī)則和電磁兼容性設(shè)計。最后對頻率合成器的幾個主要性能指標(biāo)的進(jìn)行了測試。
　　本課題的設(shè)計難點在于輸出頻帶寬，相位噪聲和雜散指標(biāo)要求高，并且對系統(tǒng)的工作溫度和尺寸大小也有一定要求

3、。采用以下幾種方法解決這些難點：1、采用DDS激勵PLL的電路組合結(jié)構(gòu)，降低雜散。2、采用封裝好的二極管對實現(xiàn)五倍頻，簡化電路，縮小整體電路的面積。3、DDS芯片采用高性能的AD9912，有利于提高信號的頻譜純度。4、采用單片機雙控DDS和PLL的形式，可有效的增加輸出頻率的帶寬。
　　最終的測試結(jié)果顯示，在2300MHz～2960MHz的頻率范圍內(nèi)，頻率步進(jìn)為1MHz，相位噪聲優(yōu)于-95dBc/Hz@1KHz，-102dBc/H