Gzip壓縮卡中的DMA設(shè)計.pdf

1、近年來，隨著云計算的快速發(fā)展，它在給人們提供便捷服務(wù)的同時，也面臨著一些亟需解決的問題。其中海量數(shù)據(jù)的傳輸和存儲是眾多問題中最關(guān)鍵之一。使用數(shù)據(jù)無損壓縮技術(shù)可以有效降低數(shù)據(jù)的容量，而常見的數(shù)據(jù)無損壓縮技術(shù)都是基于軟件實現(xiàn)的，軟件實現(xiàn)存在著一個致命的問題，就是需要長時間的占用處理器的資源。因此，亟需一種硬件壓縮技術(shù)，以解決云計算面臨的海量數(shù)據(jù)傳輸、存儲的問題，同時解決壓縮算法軟件實現(xiàn)的缺陷。Gzip壓縮卡能夠在不占用處理器資源情況下實現(xiàn)數(shù)

2、據(jù)無損壓縮，特別是在處理海量數(shù)據(jù)的情況下，通過將數(shù)據(jù)進行硬件壓縮能夠節(jié)約數(shù)據(jù)的傳輸帶寬，降低能耗。
　　本文設(shè)計Gzip壓縮卡中的DMA，實現(xiàn)了PC與Gzip壓縮卡之間的數(shù)據(jù)傳輸，使處理器從簡單而耗時的數(shù)據(jù)傳輸操作中解脫出來。論文首先從Gzip壓縮原理、PCI Express協(xié)議、AXI-Steam協(xié)議和Gzip壓縮卡工作原理等方面進行研究和分析，在此基礎(chǔ)上確定Gzip壓縮卡中DMA模塊設(shè)計架構(gòu)和子模塊的功能、接口和時序?？紤]到G

3、zip壓縮模塊的特性，對Gzip壓縮模塊接口進行優(yōu)化，采用了乒乓處理操作，提高數(shù)據(jù)傳輸效率。然后使用Verilog HDL語言對設(shè)計進行了RTL級實現(xiàn)，并且進行模塊級自測。在自測完成后，將設(shè)計模塊與Gzip壓縮模塊進行集成，在Xilinx提供的下行端口測試模型中進行系統(tǒng)級測試，并且對測試時序與設(shè)計要求進行分析比較。最后使用ISE13.2軟件分別對DMA模塊和Gzip壓縮卡系統(tǒng)進行綜合、布局布線、生成bit流文件。在ML605開發(fā)板上進行