基于pcie3.0的高速網(wǎng)卡中dma的設(shè)計(jì)

1、D M A D E S I G N I N T H E H I G H ．S P E E DN E T W o R K I N T E R F A C E C A R DB A S E D O N P C I ．E 3 ·0A T h e s i sS u b m i t t e d t oS o u t h e a s t U n i v e r s i t yF o r t h e A c a d e m i cD e g

2、 r e e o f M a s t e r o f E n g i n e e r i n gB YL iR e n j i eS u p e r v i s e db yP r o f e s s o rL IB i n gA n dS e n i o r E n g i n e e r Z H A N G L e i l e iS c h o o l o fS o f t w a r eS o u t h e a s t U n

3、i v e r s i t yA p r i l2 0 1 4摘要 摘要 隨著網(wǎng)絡(luò)傳輸速率迅速提高，高速網(wǎng)絡(luò)接口卡在高性能服務(wù)器中得到廣泛應(yīng)用。為提高I ／O 效 率，減輕服務(wù)器負(fù)擔(dān)，高速網(wǎng)絡(luò)接口卡常采用直接內(nèi)存讀取( D i r e c t M e m o 巧A c c e s s ，D M A ) 機(jī)制與 主機(jī)進(jìn)行通信。D M A 控制器( D M A c o n t r o l l e r ) 是實(shí)現(xiàn)D M A 傳輸方式的功能部件

4、，它負(fù)責(zé)在主機(jī)與 網(wǎng)絡(luò)接口之間交互數(shù)據(jù)，并產(chǎn)生數(shù)據(jù)接收中斷和發(fā)送中斷。 本文的主要工作包括：1 ．詳細(xì)分析了D M A 控制器接收和發(fā)送數(shù)據(jù)報(bào)文的過(guò)程，并研究了其核心 機(jī)制，包括中斷機(jī)制和描述符機(jī)制。2 ．建立了D M A 控制器發(fā)送和接收過(guò)程的性能分析模型。3 ．提出 了一種基于隊(duì)列描述符的D M A 控制器。4 ．完成了快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)( P e r i p h e r a l C o m p o n e n t I n t e r

5、 c o n n e c t E x p r e s s ，P C I E x p r e s s ) 接口轉(zhuǎn)換和介質(zhì)訪問(wèn)控制層( M e d i a A c c e s s C o n t r o l ，D M A ) 的設(shè) 計(jì)。5 ．實(shí)現(xiàn)了1 0 G 網(wǎng)絡(luò)接口卡中的高速D M A 控制器。實(shí)際測(cè)試結(jié)果表明，D M A 控制器的設(shè)計(jì)和功能 是正確而有效的。 綜上所述，本文在對(duì)D M A 傳輸?shù)脑O(shè)計(jì)進(jìn)行的一系列研究的基礎(chǔ)，設(shè)計(jì)實(shí)現(xiàn)了基于