基于FPGA的高階FIR濾波器設(shè)計.pdf

1、隨著科技的發(fā)展，電子電路的設(shè)計正逐漸擺脫傳統(tǒng)的設(shè)計模式，而采用FPGA來設(shè)計電子電路正成為設(shè)計的趨勢，因為采用FPGA設(shè)計電子電路不僅開發(fā)時間短，資金投入相對少，而且可以將電路板產(chǎn)品集成為芯片級產(chǎn)品。 在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器以其良好的線性特性被廣泛使用。在工程實踐中，對信號處理往往要求具有實時性和靈活性，而傳統(tǒng)的實現(xiàn)方式難以同時滿足這兩方面的要求，采用FPGA來實現(xiàn)FIR濾波器，既可以滿足實時性，又能兼顧到一定的靈活

2、性，所以越來越多的人采用FPGA來實現(xiàn)FIR濾波器。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應(yīng)用背景，著重研究基于FPGA的FIR數(shù)字濾波器的實現(xiàn)方法。本論文主要做下述三方面的工作： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用乘累加、并行乘法器結(jié)構(gòu)和分布式算法為濾波器的硬件實現(xiàn)算法，并對這三種算法進行詳細的討論且比較它們的優(yōu)缺點。針對乘累加算法實現(xiàn)的乘法器規(guī)模龐大，本文采用系數(shù)分解、最佳CSD編碼算法和簡化加法器圖的方法；針對

3、分布式算法中查找表規(guī)模過大的缺點，本文采用多塊查找表方法，從而減小了硬件規(guī)模。 2.在設(shè)計中采用層次化，模塊化的思想，將整個濾波器劃分成多個功能模塊，然后利用Verilog HDL硬件描述語言進行各個模塊的設(shè)計，最終完成：FIR數(shù)字濾波器的系統(tǒng)設(shè)計。 3.最后給出在Altera公司的Stratix FPGA硬件平臺上實現(xiàn)一個128階的FIR低通數(shù)字濾波器的設(shè)計實例，對這個設(shè)計實例用ModelSim軟件進行了仿真，并用MA