基于FPGA的FIR數(shù)字濾波器設(shè)計與實現(xiàn).pdf

1、一直以來，有限脈沖響應(yīng)(Finite Impulse Response，F(xiàn)IR)數(shù)字低通濾波器在各大領(lǐng)域都占據(jù)了舉足輕重的位置，無數(shù)研究人員對其設(shè)計方法不斷進行研究，最終目的只有兩個:第一個目的是為了提高濾波器系統(tǒng)的處理速度，第二個目的是為了減少濾波器所消耗的硬件資源。
　　首先，文章對FIR數(shù)字濾波器的原理進行了介紹，進而對分布式算法(distributed arithmetic，DA)的原理進行了分析，而后在DA算法的基礎(chǔ)上通

2、過引入倍頻模塊并結(jié)合流水線技術(shù)完成了對16階FIR數(shù)字低通濾波器在現(xiàn)場可編程門陣（Field Programmable Gate Array，F(xiàn)PGA）上的設(shè)計。文章在確定了濾波器設(shè)計指標(biāo)以后，利用MATLAB軟件自帶的FDATool工具采用凱撒窗函數(shù)法設(shè)計了16階FIR數(shù)字低通濾波器，然后對濾波器系數(shù)進行了提取并量化轉(zhuǎn)換為二進制補碼，以此來便于在FPGA上實現(xiàn)。接著對數(shù)字濾波器系統(tǒng)進行了模塊劃分，然后在QuartusⅡ9.1的平臺上采

3、用自頂向下的設(shè)計方法，對濾波器系統(tǒng)的每個模塊進行了實現(xiàn)。設(shè)計過程是采用硬件描述語言Verilog HDL編程來完成的。為確保整個系統(tǒng)工作的穩(wěn)定性，對每個模塊都進行了功能仿真驗證。
　　然后，借助QuartusⅡ9.1平臺對整個系統(tǒng)進行了綜合和功能仿真，仿真后得到的結(jié)果如下:本次設(shè)計的濾波器系統(tǒng)最高的運行頻率可以達到164.80MHz，一共使用了904個邏輯單元，僅僅占整個硬件資源的20％，其中468個寄存器僅占整個硬件資源的10％

4、。仿真結(jié)果表明，本次設(shè)計的FIR數(shù)字低通濾波器系統(tǒng)在保證合理硬件資源消耗的前提下處理速度得到了提升。
　　最后，借助MATLAB軟件通過編程得到輸入混頻信號濾波前的波形圖和頻譜圖，然后將在QuartusⅡ9.1平臺上所得到的仿真波形*.vwf文件另存為*.tbl文件，通過MATLAB軟件編程來對該文件進行讀取，能夠得到濾波后的時域圖與頻譜圖。通過對波形圖進行對比和分析可知，所設(shè)計濾波器系統(tǒng)濾波效果、穩(wěn)定性良好，在實際工程中有一定的