基于SOPC的圖像處理模塊電路設計.pdf

1、隨著移動互聯(lián)網(wǎng)與信息技術的發(fā)展，圖像視頻等多媒體數(shù)據(jù)在無線信道中的傳輸變得越來越重要，然而無線信道的帶寬有限，人們對圖像傳輸質(zhì)量和速度的要求卻越來越高，傳統(tǒng)的靜態(tài)圖像壓縮標準JPEG已經(jīng)無法滿足這些要求，在這樣的背景下，JPEG2000作為新一代靜態(tài)圖像壓縮標準，由國際標準化組織(ISO)與國際電信聯(lián)盟(ITU)共同提出并發(fā)布。JPEG2000標準同時支持有損壓縮和無損壓縮，支持圖像按質(zhì)量或分辨率進行漸進傳輸，支持感興趣區(qū)域編碼，在低碼

2、率下可以保持良好的圖像質(zhì)量，在移動互聯(lián)網(wǎng)等許多領域具有廣闊的應用前景。
　　SOPC是一種用于嵌入式系統(tǒng)開發(fā)的可編程片上系統(tǒng)。SOPC基于FPGA，集成了處理器、存儲器、I/O和各種可編程邏輯等，具有成本低、設計靈活、處理速度快和可升級等諸多優(yōu)點。本文基于SOPC技術，設計了JPEG2000編碼系統(tǒng)整體架構。
　　本文對JPEG2000標準進行了介紹，并重點研究了JPEG2000 Tier-1編碼算法部分，分別對位平面編碼和

3、算術編碼的基本原理與算法流程進行了仔細說明。本文還對JPEG2000感興趣區(qū)域編碼算法進行了研究，基于改進的ROI算法，本文設計并實現(xiàn)了一種非感興趣區(qū)域Tier-1編碼提前截斷電路，該電路模塊根據(jù)輸入的感興趣區(qū)域坐標，可以識別各編碼碼塊是否位于感興趣區(qū)域之內(nèi)，若不在，則對該碼塊進行Tier-1編碼提前截斷處理，這樣在保證感興趣區(qū)域圖像質(zhì)量的前提下，節(jié)省了系統(tǒng)的資源消耗，提升了系統(tǒng)的編碼效率。本文還研究了JPEG2000標準文件結構與碼流

4、組織，并設計和實現(xiàn)了JPEG2000碼流組織電路，該電路模塊有效封裝了編碼數(shù)據(jù)并將其按照JPEG2000標準格式要求進行輸出。
　　本文所設計電路均采用Verilog HDL語言予以描述，并使用Modelsim、Matlab等軟件聯(lián)合仿真，在Xilinx FPGA上進行綜合驗證。本文所有設計均采用Xilinx公司XC7Z020-CLG484-1 FPGA實現(xiàn)，實驗結果表明本文所設計電路最高時鐘速率可到達147MHz，邏輯規(guī)模為21