用VHDL設(shè)計(jì)實(shí)現(xiàn)JPEG（基本系統(tǒng)）硬件編碼器.pdf

1、該文采用VHDL硬件描述語言設(shè)計(jì)實(shí)現(xiàn)了一個JPEG編碼器,JPEG是一種數(shù)字圖像壓縮算法即國際標(biāo)準(zhǔn)ISO-10918-1.JPEG算法可以將數(shù)字圖像壓縮到12:1甚至到100:1,前提是允許對圖像進(jìn)行有損壓縮和犧牲圖像細(xì)節(jié).該編碼器是為消費(fèi)類電子產(chǎn)品如數(shù)碼相機(jī),數(shù)碼攝像機(jī)等設(shè)備而設(shè)計(jì)的.這些應(yīng)用都要求低價(jià)格、低功耗,芯片面積小和高速度.為了實(shí)現(xiàn)這些要求,該設(shè)計(jì)采用VHDL(VHSIC Hardware Description Langu

2、age)硬件描述語言設(shè)計(jì)實(shí)現(xiàn).采用硬件描述語言可以在行為級上對電路進(jìn)行設(shè)計(jì),然后再由EDA軟件將其轉(zhuǎn)換為硬件電路實(shí)現(xiàn).隨著可編程芯片時鐘頻率的不斷提高,芯片容量的不斷增大,可以在芯片上實(shí)現(xiàn)更復(fù)雜功能,這又使可編程芯片的應(yīng)用更加廣泛.該設(shè)計(jì)可以單獨(dú)作為編碼器在FPGA上實(shí)現(xiàn),也可以作為一個IP核嵌入到其他設(shè)計(jì)中去.用硬件實(shí)現(xiàn)JPEG編碼器比用基于微處理器的軟件編碼器要困難許多.JPEG需要進(jìn)行大量的浮點(diǎn)乘法運(yùn)算,但用硬件實(shí)現(xiàn)乘法運(yùn)算會占用