基于FPGA的RLC用戶平面加速實(shí)現(xiàn).pdf

1、隨著移動通信領(lǐng)域的各項(xiàng)業(yè)務(wù)飛速發(fā)展，對移動通信傳輸?shù)乃俾实囊笠苍絹碓礁?。HSUPA協(xié)議通過采用多碼傳輸、HARQ、短TTI等技術(shù)能大大增強(qiáng)用戶上行傳輸速率。傳統(tǒng)的HSUPA協(xié)議主要由嵌入式CPU實(shí)現(xiàn)，但其存在頻繁中斷、存儲拷貝受限和實(shí)時(shí)性不高等劣勢。FPGA作為硬件電路，內(nèi)部命令并行執(zhí)行，具有非常強(qiáng)的計(jì)算能力，適合于邏輯并不復(fù)雜而計(jì)算量大的RLC子層實(shí)現(xiàn)。
　　本文來源于與企業(yè)合作的基于FPGA的HSUPA協(xié)議加速項(xiàng)目。主要目標(biāo)

2、是在Xilinx K7325T中實(shí)現(xiàn)HSUPA協(xié)議，實(shí)現(xiàn)6000個用戶共2.4Gbps吞吐量，同時(shí)降低實(shí)時(shí)業(yè)務(wù)的轉(zhuǎn)發(fā)時(shí)延，對多用戶數(shù)據(jù)實(shí)現(xiàn)存儲管理和接收緩沖。本文的研究重點(diǎn)是FPGA加速算法的實(shí)現(xiàn)。FPGA內(nèi)部存儲資源有限，為了實(shí)現(xiàn)多用戶的接收緩沖需要用到外部存儲，采用多級存儲結(jié)構(gòu)能適應(yīng)不同數(shù)據(jù)的處理速率需求。對于多用戶數(shù)據(jù)，采用多模塊處理和按序提交和非按序提交區(qū)分處理能減少用戶數(shù)據(jù)處理之間的耦合，提高處理速率。在硬件設(shè)計(jì)中采用流水線設(shè)

3、計(jì)和預(yù)處理技術(shù)也可以實(shí)現(xiàn)協(xié)議處理加速。通過上述技術(shù)方案，可以實(shí)現(xiàn)高吞吐量、低實(shí)驗(yàn)和多用戶的設(shè)計(jì)目標(biāo)。
　　本文主要研究以FPGA為硬件平臺實(shí)現(xiàn)HSUPA用戶平面RLC子層加速實(shí)現(xiàn)。本文的第一、二章介紹了本文的研究背景，說明了采用FPGA實(shí)現(xiàn)RLC子層加速意義。第三章是本文重點(diǎn)，著重強(qiáng)調(diào)了為實(shí)現(xiàn)2.4Gbps吞吐量，50us低延時(shí)所用到的加速算法。通過采用多級存儲結(jié)構(gòu)、多用戶切換和流水線設(shè)計(jì)等方法能實(shí)現(xiàn)加速目標(biāo)。第四章具體介紹實(shí)現(xiàn)加