視頻壓縮與圖像旋轉(zhuǎn)的硬件實(shí)現(xiàn)研究.pdf

1、隨著集成電路工藝技術(shù)的發(fā)展，F(xiàn)PGA和DSP處理器越來越多地應(yīng)用到通信、圖像處理和模式識(shí)別等領(lǐng)域。FPGA逐漸向大容量高速度方向發(fā)展，DSP向高速和并行方向發(fā)展，DSP的系統(tǒng)時(shí)鐘越來越高，結(jié)構(gòu)上增加并行處理單元，使得能夠在單個(gè)時(shí)鐘周期執(zhí)行多條指令，所有這些使得許多以前無(wú)法在硬件上實(shí)現(xiàn)的算法現(xiàn)在很容易實(shí)現(xiàn)。本文第一部分介紹如何用FPGA和DSP實(shí)現(xiàn)基于H.263標(biāo)準(zhǔn)的視頻壓縮編碼器。首先介紹了視頻壓縮編碼發(fā)展的概況；然后介紹基于變換編碼的

2、視頻壓縮方法，并介紹FPGA和DSP處理器在視頻壓縮編碼器中的應(yīng)用；最后介紹了基于H.263標(biāo)準(zhǔn)的視頻壓縮編碼器硬件實(shí)現(xiàn)，并根據(jù)FPGA的特點(diǎn)，提出適合其實(shí)現(xiàn)的運(yùn)動(dòng)估值算法和DCT和IDCT算法。提出的運(yùn)動(dòng)估值算法和DCT／IDCT算法充分利用FPGA的并行性特點(diǎn)。第二部分介紹一種基于單片F(xiàn)PGA的實(shí)時(shí)圖像旋轉(zhuǎn)系統(tǒng)。首先介紹圖像旋轉(zhuǎn)算法，并在該算法基礎(chǔ)上對(duì)其進(jìn)行改進(jìn)，使其更適合硬件實(shí)現(xiàn)，減少了系統(tǒng)資源和整個(gè)系統(tǒng)的成本；然后介紹系統(tǒng)的硬件