基于硬件邏輯的圖形化重構(gòu)方法研究與實(shí)現(xiàn).pdf

1、上海交通大學(xué)碩士學(xué)位論文↑（宋體小2號字）基于硬件邏輯的圖形化重構(gòu)方法研究與實(shí)現(xiàn)↑（黑體2號字）碩士研究生：唐易運(yùn)學(xué)號：1082102006導(dǎo)師：祝永新副教授申請學(xué)位：工程碩士學(xué)科：集成電路工程所在單位：微電子學(xué)院答辯日期：2012年5月授予學(xué)位單位：上海交通大學(xué)冒號左側(cè)用黑體4號字冒號右側(cè)用宋體4號字，單倍行距1.5。上海交通大學(xué)碩士學(xué)位論文I基于硬件邏輯的圖形化重構(gòu)方法研究與實(shí)現(xiàn)摘要經(jīng)過約30年的發(fā)展，現(xiàn)場可編程門陣列（FPGA）已

2、經(jīng)成為了一個(gè)成熟而強(qiáng)大的器件，以不同的角色承擔(dān)著越來越多的任務(wù)。從開始純粹的可編程邏輯器件，到各種端口的擴(kuò)展和芯片驗(yàn)證。今天，F(xiàn)PGA又被用來實(shí)現(xiàn)加速部件或協(xié)處理器來增強(qiáng)通用處理器（CPU）在執(zhí)行特定任務(wù)上的效能。以加速部件配合CPU執(zhí)行任務(wù)的計(jì)算系統(tǒng)，通常稱之為“異構(gòu)計(jì)算系統(tǒng)”，一個(gè)異構(gòu)計(jì)算系統(tǒng)中可能會存在多個(gè)服務(wù)于不同任務(wù)方向的加速部件。新世紀(jì)以來，以FPGA實(shí)現(xiàn)加速部件逐漸成為了一個(gè)人們感興趣的研究方向。而從總線接入的FPGA加速

3、部件在引腳分配上相對固定，非常有利于對其進(jìn)行復(fù)用。以復(fù)用部署取代同時(shí)部署多個(gè)不同的加速部件來實(shí)現(xiàn)對不同任務(wù)的加速，能在成本、功耗、體積以及散熱上得到優(yōu)化。傳統(tǒng)的跳線、撥碼開關(guān)方式對FPGA進(jìn)行重構(gòu)，不僅可選擇的數(shù)量有限，而且不符合圖形化操作的發(fā)展潮流。而由軟件程序控制的重構(gòu)，則需要根據(jù)所處的軟硬件環(huán)境不斷維護(hù)、更新。因此，本文實(shí)現(xiàn)了一個(gè)基于硬件邏輯的圖形界面以取代跳線、開關(guān)方式對FPGA進(jìn)行重構(gòu)。采用這種方式，可以直接適用于各種不同的系