DAB接收機AAC解碼器設(shè)計和FPGA驗證.pdf

1、隨著模擬時代向數(shù)字時代的推進和數(shù)字技術(shù)的多年實際應(yīng)用，數(shù)字音頻廣播(DAB-Digital Audio Broadcasting)技術(shù)已相當(dāng)成熟，并贏得了廣大用戶的青睞。出于進一步提高數(shù)據(jù)壓縮率的目的，國際DAB組織在2007年將壓縮比高的MPEG-4 HE-AAC v2引入了DAB標(biāo)準(zhǔn)，稱為DAB+，使其在保持CD音質(zhì)的情況下更有效地利用頻譜資源。
　　 本課題針對目前DAB接收機中DSP軟件AAC(Advanced Audi

2、o Coding，先進音頻編碼)解碼器功耗大的問題，提出了低功耗AAC解碼器的ASIC設(shè)計，實現(xiàn)了AAC解碼器的純硬件設(shè)計，大量的FPGA測試驗證表明，該設(shè)計可實現(xiàn)DAB+節(jié)目解碼，且解碼后的聲音流暢，音質(zhì)令人滿意。將低功耗AAC解碼器的設(shè)計加入DAB基帶解碼芯片后，以較低的硬件代價實現(xiàn)了DAB+和DAB兩種不同標(biāo)準(zhǔn)的兼容，為雙制式、低功耗、低成本的便攜式DAB接收機的設(shè)計奠定了基礎(chǔ)。
　　 本文首先介紹了AAC的分類與特點，分

3、析了DAB+標(biāo)準(zhǔn)對AAC的限制，隨后介紹了AAC的一般解碼流程和各個模塊的功能與實現(xiàn)，提出了適用于DAB4+的AAC解碼器流程及硬件實現(xiàn)框圖。其次，基于低功耗的設(shè)計目標(biāo)，對反量化和IMDCT算法進行了優(yōu)化，并設(shè)計專用的DSP模塊，減小了硬件設(shè)計的難度與運算量。然后，提出了AAC解碼器的單獨驗證方案，實際驗證了設(shè)計的正確性。在此基礎(chǔ)上，將低功耗AAC解碼器的設(shè)計加入DAB基帶解碼芯片，與MPEG AudioLayerⅡ解碼器實現(xiàn)資源共享，