版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、卷積編碼是深度空間通信系統(tǒng)、無線通信系統(tǒng)及廣播系統(tǒng)中常用的一種編碼方式,卷積碼的最佳譯碼——Viterbi譯碼由于具有譯碼性能好,譯碼器結(jié)構(gòu)簡單等特性,因而在各種數(shù)據(jù)傳輸系統(tǒng),尤其是數(shù)字無線通信和衛(wèi)星通信中,得到了極其迅速的發(fā)展。本文以帶內(nèi)同頻道數(shù)字音頻廣播(IBOC DAB)接收機系統(tǒng)為應(yīng)用對象,設(shè)計了能夠較好地滿足IBOCDAB系統(tǒng)音頻傳輸業(yè)務(wù)和少量數(shù)據(jù)傳輸業(yè)務(wù)要求的Viterbi譯碼器。 (1)對Viterbi譯碼器在不同
2、的約束長度、量化精度、譯碼深度下的譯碼性能進行了Simulink仿真和分析,確定出適合IBOC DAB系統(tǒng)的誤碼率為10<'-5>數(shù)量級左右的(2,1,7)卷積碼及8電平量化軟判決Viterbi譯碼方案。 (2)在Viterbi譯碼器的具體電路結(jié)構(gòu)設(shè)計中,分支度量模塊(BMG)采用了一種速度快、所需硬件代價小的簡化歐式距離求解方法;加比選(ACS)模塊采用全并行的運算結(jié)構(gòu),并加入了度量溢出單元來減小電路規(guī)模,加法器采用了流水線式
3、超前進位加法器的設(shè)計方法,比較器采用了RTL(寄存器傳輸級)結(jié)構(gòu)描述,既提高了譯碼器的速度,又節(jié)省了硬件資源。 (3)分別用Mentor公司的Modelsim6.1和Synplicity公司的SynplifyPr08.1對Viterbi譯碼器進行了功能仿真和邏輯綜合,在Xilinx ISE8.1下完成了時序仿真和布局布線,并在Xilinx Spartan3 xc3s200芯片中進行了樣片實現(xiàn)。經(jīng)驗證,在滿足功耗的前提下譯碼器的數(shù)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器和RAKE接收機的設(shè)計.pdf
- Viterbi譯碼器的硬件設(shè)計.pdf
- Viterbi譯碼器的FPGA設(shè)計.pdf
- 用于GPS接收端的Viterbi譯碼器的ASIC設(shè)計.pdf
- 高效Viterbi譯碼器的結(jié)構(gòu)與實現(xiàn).pdf
- 高速VITERBI譯碼器的研究與設(shè)計.pdf
- VerlogHDL實現(xiàn)Viterbi譯碼器的研究.pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- Viterbi譯碼器的低功耗設(shè)計.pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- 基于SystemC的Viterbi譯碼器實現(xiàn).pdf
- 低功耗Viterbi譯碼器的設(shè)計與實現(xiàn).pdf
- 基于FPGA的Viterbi譯碼器實現(xiàn).pdf
- 高速Viterbi譯碼器的研究與實現(xiàn).pdf
- 雙二元卷積Turbo碼譯碼算法與譯碼器結(jié)構(gòu)設(shè)計研究.pdf
- Viterbi譯碼器的FPGA實現(xiàn)技術(shù)研究.pdf
- 全并行Viterbi譯碼器的FPGA實現(xiàn).pdf
- 弱信號GPS接收機結(jié)構(gòu)設(shè)計及驗證.pdf
- UWB中Viterbi譯碼器的FPGA設(shè)計與實現(xiàn).pdf
- 卷積編碼及基于DSP的Viterbi譯碼器設(shè)計.pdf
評論
0/150
提交評論