基于CPLD的頻率計(jì)的設(shè)計(jì).pdf

1、頻率檢測(cè)是電子測(cè)量領(lǐng)域的最基本也是最重要的測(cè)量之一。頻率信號(hào)抗干擾能力強(qiáng)、易于傳輸，可以獲得較高的測(cè)量精度，所以測(cè)頻方法的研究越來越受到重視。等精度測(cè)量消除了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生的正負(fù)1誤差，并且達(dá)到了在整個(gè)測(cè)試頻段的等精度測(cè)量，測(cè)量信號(hào)的精度不隨所測(cè)信號(hào)頻率的變化而變化。
　　 本課題研究的等精度數(shù)字頻率計(jì)的設(shè)計(jì)，采用當(dāng)今電子設(shè)計(jì)領(lǐng)域流行的EDA技術(shù)，以CPLD為核心，配合STC12LE1052單片機(jī)，采用多周期同步測(cè)頻原理，

2、實(shí)現(xiàn)了1Hz～1MHz信號(hào)頻率的等精度頻率測(cè)量。設(shè)計(jì)中采用ALTEAR公司MAXⅡ系列芯片中的EPM240T100芯片完成鍵盤檔位譯碼、對(duì)被測(cè)信號(hào)的計(jì)數(shù)和BCD譯碼。采用STC12LE1052單片機(jī)，根據(jù)CPLD發(fā)出的鍵盤譯碼信息發(fā)送預(yù)置閘門脈寬給CPLD控制其計(jì)數(shù)，并在計(jì)數(shù)結(jié)束后計(jì)算出被測(cè)信號(hào)頻率值發(fā)送給CPLD，并控制數(shù)碼管的顯示位。在ALTEAR公司提供的QuartusⅡ平臺(tái)上，用VHDL語言編程完成CPLD的軟件設(shè)計(jì)、編譯、調(diào)試