基于SPARC V8的RISC處理器中IU的設(shè)計(jì)和研究.pdf

1、作為嵌入式系統(tǒng)的核心，微處理器以其靈活，功能強(qiáng)大等優(yōu)勢，已廣泛應(yīng)用在信息技術(shù)的各個(gè)領(lǐng)域。無論是家電產(chǎn)品多媒體和數(shù)字信號處理領(lǐng)域，還是衛(wèi)星發(fā)射導(dǎo)彈制導(dǎo)都離不開微處理器。其中RISC(精簡指令集計(jì)算機(jī))因?yàn)楫a(chǎn)生的機(jī)器碼更有效、更密集，使得編碼器很容易實(shí)現(xiàn)其密度接近于機(jī)器能力的代碼，其性能價(jià)格比超過了傳統(tǒng)的CISC，速度也比CISC快，且硬件結(jié)構(gòu)功能分布清楚,工藝技術(shù)先進(jìn)等優(yōu)點(diǎn)，越來越受到人們的重視和使用。論文在對嵌入式微處理器通用結(jié)構(gòu)研究的

2、基礎(chǔ)上，參考SPARCV8指令系統(tǒng)，實(shí)現(xiàn)了微處理器的基本結(jié)構(gòu)?！　”菊n題的內(nèi)容是設(shè)計(jì)RISC處理器的整數(shù)單元(IU)。整數(shù)單元是微處理器的主要組成部分，其主要作用是執(zhí)行所有的整數(shù)運(yùn)算指令和控制指令。整數(shù)運(yùn)算能力是CPU中重要的性能指標(biāo)。整數(shù)單元的設(shè)計(jì)研究對高性能的處理器設(shè)計(jì)有著重要的意義。整數(shù)單元采用五級流水線結(jié)構(gòu)設(shè)計(jì)。論文詳細(xì)闡述了流水線設(shè)計(jì)過程，對流水線的結(jié)構(gòu)冒險(xiǎn)，控制冒險(xiǎn)和數(shù)據(jù)冒險(xiǎn)等問題進(jìn)行分析，并提出了解決方法，同時(shí)對運(yùn)算單元

3、中超前進(jìn)位加法器和32位乘法器的設(shè)計(jì)作了詳盡的介紹?！　≡陉U述設(shè)計(jì)的同時(shí)，還對可綜合VerilogHDL代碼的風(fēng)格進(jìn)行了探討，并以設(shè)計(jì)中遇到的問題為例，提出了自己關(guān)于代碼可綜合性的一些看法和建議。　　使用VerilogHDL語言對IU模塊進(jìn)行RTL描述，在完成對設(shè)計(jì)的功能仿真后，我們還使用“基于PCI總線的IP驗(yàn)證平臺”對設(shè)計(jì)中的乘法器進(jìn)行FPGA的硬件驗(yàn)證，驗(yàn)證結(jié)果表明我們所設(shè)計(jì)的模塊功能和性能都符合我們初始的要求?！　】紤]到本