基于DDS和FPGA技術(shù)的波形發(fā)生器的研究和設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩44頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、信號(hào)發(fā)生器已成為各行業(yè)各領(lǐng)域的通用儀器,信號(hào)發(fā)生器的設(shè)計(jì)水平也在不斷提高。直接數(shù)字頻率合成技術(shù)(Direct Digital Frequency Synthesis, DDS)是近些年來(lái)迅速發(fā)展的一種頻率合成技術(shù),它具有頻率分辨率高,頻率變換速度快,相位連續(xù)及可產(chǎn)生多種形式的波形的優(yōu)點(diǎn),已被廣泛應(yīng)用于通信器材,醫(yī)療器械,教學(xué)儀器,雷達(dá)信號(hào)源等領(lǐng)域。作者在對(duì)DDS原理深入了解和分析后,先后使用DDS芯片AD9854和FPGA芯片EP1C

2、6Q240C8分別實(shí)現(xiàn)和仿真了一種正弦信號(hào)發(fā)生器及一種改進(jìn)型任意波形發(fā)生器。本課題工作主要有以下兩個(gè)方面:(1)根據(jù)課題要求,選用AD公司的AD9854芯片作為波形發(fā)生器的核心芯片,選用FPGA芯片EP1C6Q240C8作為DDS芯片的邏輯編程控制器;對(duì)DDS信號(hào)源的電路進(jìn)行了原理圖和PCB板設(shè)計(jì),通過(guò)軟件編程和硬件調(diào)試,實(shí)現(xiàn)了一個(gè)正弦信號(hào)發(fā)生器。(2)以FPGA芯片EP1C6Q240C8為核心芯片,采用自頂向下的設(shè)計(jì)方法,流水線(xiàn)并行設(shè)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論