FPGA實(shí)驗(yàn)平臺(tái)的信息傳遞機(jī)制研究與實(shí)現(xiàn).pdf

1、硬件實(shí)驗(yàn)是計(jì)算機(jī)或其他專業(yè)硬件課程的必備教學(xué)環(huán)節(jié)，是培養(yǎng)學(xué)生實(shí)際動(dòng)手能力、工程實(shí)踐能力以及開發(fā)創(chuàng)新能力不可缺少的手段。隨著電子設(shè)計(jì)自動(dòng)化(EDA，ElectronicDesignAutomatic)技術(shù)的發(fā)展，越來越多的高校將FPGA技術(shù)應(yīng)用到計(jì)算機(jī)硬件實(shí)驗(yàn)教學(xué)中，并進(jìn)行了一系列基于FPGA的硬件實(shí)踐教學(xué)的改革探索，使得硬件實(shí)驗(yàn)系統(tǒng)平臺(tái)逐步地向多課程統(tǒng)一化、開放、創(chuàng)新以及高效的方向發(fā)展。以此為方向，對(duì)計(jì)算機(jī)硬件實(shí)驗(yàn)系統(tǒng)中計(jì)算機(jī)與FPGA

2、內(nèi)實(shí)驗(yàn)電路的信息傳遞機(jī)制進(jìn)行了研究。
　　 利用JTAG技術(shù)既可以讀取待測(cè)試電路內(nèi)部節(jié)點(diǎn)信息，也可以對(duì)待測(cè)試電路內(nèi)部節(jié)點(diǎn)施加數(shù)據(jù)激勵(lì)的特性，將其作為信息傳遞手段實(shí)現(xiàn)計(jì)算機(jī)與FPGA內(nèi)部實(shí)驗(yàn)電路以及運(yùn)行控制器之間的數(shù)據(jù)通信。根據(jù)IEEE1149.1標(biāo)準(zhǔn)設(shè)計(jì)了JTAG邊界掃描結(jié)構(gòu)，并加入了多條JTAG掃描鏈，以實(shí)現(xiàn)對(duì)實(shí)驗(yàn)電路狀態(tài)和運(yùn)行控制器狀態(tài)的讀取和修改。為使實(shí)驗(yàn)系統(tǒng)具有較高的數(shù)據(jù)傳輸速率以及使用便利性，選擇USB接口作為計(jì)算機(jī)的

3、通訊接口與FPGA進(jìn)行通信，為此設(shè)計(jì)以STM32F103單片機(jī)作為主控芯片的USB和JTAG協(xié)議之間的協(xié)議轉(zhuǎn)換器，用以連接計(jì)算機(jī)和FPGA中的自定義JTAG邊界掃描結(jié)構(gòu)。根據(jù)JTAG接口和同步串行通信接口在數(shù)據(jù)傳輸時(shí)序上的相似性，利用STM32F103單片機(jī)的兩個(gè)同步串行通信接口的組合設(shè)計(jì)實(shí)現(xiàn)了JTAG接口數(shù)據(jù)傳輸。設(shè)計(jì)了JU-POD驅(qū)動(dòng)以實(shí)現(xiàn)計(jì)算機(jī)中實(shí)驗(yàn)系統(tǒng)軟件對(duì)USB-JTAG協(xié)議轉(zhuǎn)換器的操作。設(shè)計(jì)了具有運(yùn)行控制沖突檢測(cè)機(jī)制的實(shí)驗(yàn)系

4、統(tǒng)軟件以防止對(duì)實(shí)驗(yàn)電路的錯(cuò)誤運(yùn)行控制，并根據(jù)JTAGTAP狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移過程，設(shè)計(jì)了計(jì)算機(jī)與USB-JTAG協(xié)議轉(zhuǎn)換器之間的數(shù)據(jù)通信協(xié)議。
　　 根據(jù)上述設(shè)計(jì)方法，以計(jì)算機(jī)組成原理課程實(shí)踐教學(xué)中應(yīng)用的一個(gè)普通部件實(shí)驗(yàn)電路和微程序控制的16位微處理器JUC1作為目標(biāo)實(shí)驗(yàn)電路，在AlteraDE2-115教育開發(fā)板上對(duì)本文設(shè)計(jì)的實(shí)驗(yàn)原型系統(tǒng)進(jìn)行了實(shí)現(xiàn)和驗(yàn)證。
　　 基于JTAG的計(jì)算機(jī)與FPGA之間的信息傳遞技術(shù)在實(shí)現(xiàn)時(shí)只