基于FPGA平臺(tái)的密碼優(yōu)化算法研究與實(shí)現(xiàn).pdf

1、隨著21世紀(jì)的到來(lái)和互聯(lián)網(wǎng)技術(shù)的迅速發(fā)展，信息安全變得越來(lái)越重要。密碼學(xué)和密碼算法是信息安全的核心技術(shù)，密碼算法的安全性決定了信息安全的強(qiáng)度，而其性能也將決定信息安全對(duì)于信息化進(jìn)程起到的是保障、推進(jìn)作用，而非阻礙。因此，密碼算法的優(yōu)化實(shí)現(xiàn)是信息安全領(lǐng)域的一個(gè)重要研究方向。
　　本文首先對(duì)當(dāng)今主流的密碼算法以及它們的優(yōu)化方法進(jìn)行了詳細(xì)的介紹。其次，由于FP GA平臺(tái)在并發(fā)運(yùn)算上得天獨(dú)厚的優(yōu)勢(shì)，本文提出了一種基于FP GA平臺(tái)上的A

2、ES算法優(yōu)化方法。論文的主要工作分為兩部分：
　　第一將 AES算法中E xpa nde dKey操作作為一級(jí)流水線，以此來(lái)減少每一級(jí)流水線的延遲，從而達(dá)到加速AE S的目的。
　　第二使用混合輪內(nèi)外流水線結(jié)構(gòu)，采用21級(jí)流水線的優(yōu)化方式，以空間換時(shí)間，從而達(dá)到加速A ES的結(jié)果。
　　最后，通過(guò)Mo del sim和Qua rtu sII這兩款強(qiáng)大的仿真軟件，給出了本文算法的一些實(shí)驗(yàn)結(jié)果，并通過(guò)與其他同類型設(shè)計(jì)結(jié)果的