高速電路中的電源完整性研究.pdf

1、隨著移動系統(tǒng)中通信電子產品和電腦芯片技術的飛速發(fā)展，集成電路的集成規(guī)模和工作速度不斷增加。這引起一系列高頻問題諸如信號完整性、功耗和電磁干擾等。由于移動系統(tǒng)發(fā)展需要低功耗和低電壓信號，電源供電成為影響系統(tǒng)正常運行的瓶頸。電源/地網噪聲，也就是同步開關噪聲(SSN)或者是Delta-I噪聲對電路功能有嚴重影響。為了對電源/地網結構進行時頻響應分析，首先必須對其進行電磁建模，這在現(xiàn)代電子系統(tǒng)的設計中扮演了重要的角色，是一系列后繼工作的基礎。

2、 本論文所涉及的研究課題即是高速集成電路中電源/地網的電磁建模及其研究方法。主要研究工作如下： 1.基于時域有限差分(FDTD)方法，本文研究了采用加權Laguerre多項式的無條件穩(wěn)定時域有限差分(US-FDTD)方法并擴展了此方法的三維形式。與傳統(tǒng)FDTD方法相比，US-FDTD方法不受CFL條件限制，采取階數(shù)步進而不同于傳統(tǒng)FDTD方法的時間步進。US-FDTD方法對于精細的互聯(lián)封裝結構仿真分析有很高的計算效率。

3、 2.針對高速電路中的同步開關噪聲(SSN)問題，提取出具有via和通孔結構的典型電源/地板模型。分析了電源/地板采用不同邊界時噪聲對系統(tǒng)的影響和電源/地板自身的阻抗特性。 3.采用無條件穩(wěn)定時域有限差分(US-FDTD)方法對電源/地板中同步開關噪聲和阻抗特性進行了分析，結合漸變非均勻網格劃分技術，可以極大地縮減FDTD法龐大的計算量，提高電磁仿真的效率。 對以上所有的研究內容，均編寫了相應的Fortran程序，