高速電路電源完整性及串?dāng)_的研究.pdf

1、在高速電路中，信號(hào)傳輸線具有分布參數(shù)特性，信號(hào)是時(shí)間和位置的函數(shù)。高速電路系統(tǒng)以信號(hào)完整性理論為基礎(chǔ)的設(shè)計(jì)方法代替?zhèn)鹘y(tǒng)的經(jīng)驗(yàn)式設(shè)計(jì)方法。本文主要研究信號(hào)完整性中的電源完整性和串?dāng)_這兩項(xiàng)關(guān)鍵技術(shù)，主要研究內(nèi)容包括:
　　1.研究了高頻去耦電容選取的問題。本文從電容的等效電路模型出發(fā)，推導(dǎo)出三個(gè)電容并聯(lián)時(shí)反諧振點(diǎn)頻率的求解公式。當(dāng)并聯(lián)兩個(gè)去耦電容電源分配網(wǎng)絡(luò)阻抗高于目標(biāo)阻抗時(shí)，需要在中間加入第三個(gè)去耦電容以消除反諧振點(diǎn)，依此類推，用增

2、加第三個(gè)去耦電容的方法可以降低任意兩個(gè)反諧振點(diǎn)的阻抗，直至電源分配網(wǎng)絡(luò)阻抗在工作頻段內(nèi)滿足要求。
　　2.研究了具有不同終端的保護(hù)線抑制高速電路中的串?dāng)_噪聲。本文建立了不同終端的串?dāng)_模型，利用ADS仿真軟件驗(yàn)證分析。結(jié)果表明:當(dāng)頻率在800MHz以下時(shí)，防護(hù)線采用終端短路的端接方式，遠(yuǎn)端串?dāng)_噪聲和近端串?dāng)_噪聲均控制在-40dB內(nèi);當(dāng)頻率在1GHz以上時(shí)，采用沿防護(hù)線布置多個(gè)接地孔的方法抑制串?dāng)_，遠(yuǎn)端串?dāng)_噪聲和近端串?dāng)_噪聲均控制在-