版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、多波束測深系統(tǒng)是對海底的地形地貌能夠進(jìn)行高效探測的一種設(shè)備,隨著時(shí)間的推進(jìn),多波束測深聲納的產(chǎn)品也隨著時(shí)間的推進(jìn)不斷地更新?lián)Q代,現(xiàn)已普遍應(yīng)用于海洋工程的測量、海底資源的勘探與海洋環(huán)境的調(diào)查以及海底目標(biāo)探測等各個(gè)領(lǐng)域,目前已經(jīng)成為了海洋勘探不能缺少的必備探測儀器之一,然而在多波束測深設(shè)備在獲得優(yōu)異的性能的同時(shí),也帶來了大量的實(shí)時(shí)數(shù)據(jù)需要及時(shí)地傳輸與處理,這對系統(tǒng)中數(shù)據(jù)的傳輸性能提出了很高的要求。本論文主要著眼于解決在多波束探測系統(tǒng)中的高速
2、數(shù)據(jù)傳輸問題,以滿足大量數(shù)據(jù)的高速傳輸。由于傳統(tǒng)總線的傳輸速度存在瓶頸,采用高速的數(shù)據(jù)傳輸協(xié)議勢在必行。
本文首先對各種高速傳輸總線進(jìn)行了相關(guān)研究。最終本文提出了采用RapidIO高速傳輸協(xié)議來解決多波束測深系統(tǒng)中高速數(shù)據(jù)傳輸?shù)膯栴},構(gòu)建了一套基于RapidIO協(xié)議的高速數(shù)據(jù)傳輸系統(tǒng),該系統(tǒng)由Cyclone IV的FPGA處理平臺和基于Tsi578的RapidIO網(wǎng)絡(luò)交換平臺組成。接著文章對RapidIO系統(tǒng)的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、R
3、apidIO協(xié)議分層結(jié)構(gòu)、各層的組成以及作用以及邏輯層的I/O操作規(guī)范的幾種基本操作和格式都進(jìn)行了詳細(xì)的描述。然后對本設(shè)計(jì)中所提出的方案進(jìn)行論述,包括對Altera的SRIO IPcore進(jìn)行闡述,以及本設(shè)計(jì)中所用到的Cyclone IV的高速收發(fā)器進(jìn)行研究。
其次,文章對整個(gè)高速數(shù)據(jù)傳輸系統(tǒng)的硬件設(shè)計(jì)方案進(jìn)行了論證,然后對硬件電路的各個(gè)模塊的設(shè)計(jì)進(jìn)行闡述,包括電源模塊、時(shí)鐘模塊、接口模塊以及配置模塊。由于本論文涉及的電路為高
4、速電路,針對高速電路的設(shè)計(jì),對電路的布局布線策略、差分走線、疊層設(shè)計(jì)以及阻抗匹配做了相應(yīng)的分析、論證與仿真。
接著文章提出了RapidIO在SOPC平臺中的硬件體系以及軟件上的實(shí)現(xiàn),對RapidIO應(yīng)用系統(tǒng)進(jìn)行仿真,得出仿真結(jié)果;最后,在完成高速數(shù)據(jù)傳輸系統(tǒng)的電路設(shè)計(jì)的基礎(chǔ)上,對傳輸系統(tǒng)的進(jìn)行了調(diào)試。本文在Quartus II軟件環(huán)境下,使用Verilog HDL語言和IP核模塊設(shè)計(jì)了FPGA對數(shù)據(jù)傳輸?shù)目刂七壿?,對網(wǎng)絡(luò)傳輸進(jìn)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的高速網(wǎng)絡(luò)接口邏輯實(shí)現(xiàn).pdf
- 基于FPGA的信號處理板高速通信接口研制.pdf
- 基于FPGA的高速傳輸接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的高速以太網(wǎng)接口設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于FPGA的高速PCIe光纖接口卡設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的噴墨印刷系統(tǒng)高速數(shù)據(jù)接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 畢業(yè)設(shè)計(jì)--基于xilinx fpga高速串行接口設(shè)計(jì)與實(shí)現(xiàn)
- 譜儀接口板和發(fā)送板的接口電路的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的航電接口板設(shè)計(jì).pdf
- 基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì).pdf
- 基于FPGA的高速串行接口模塊仿真設(shè)計(jì).pdf
- 基于FPGA的PCI接口研究與實(shí)現(xiàn).pdf
- 基于FPGA高速通用串行接口的設(shè)計(jì)與應(yīng)用.pdf
- 高速并行信號處理板數(shù)據(jù)接口與控制的FPGA設(shè)計(jì).pdf
- 基于FPGA的公共無線接口規(guī)范的實(shí)現(xiàn).pdf
- 基于xilinx_fpga高速串行接口的設(shè)計(jì)與實(shí)現(xiàn)畢業(yè)設(shè)計(jì)
- 基于ULPI協(xié)議的USB接口的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的核間高速接口的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的UART接口設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于Altera FPGA的PCI Express接口實(shí)現(xiàn).pdf
評論
0/150
提交評論