信號完整性研究及其在網(wǎng)絡視頻監(jiān)控終端中的應用.pdf

1、伴隨著現(xiàn)代電子技術的不斷發(fā)展,高速電路應用范圍也在不斷地擴大,系統(tǒng)時鐘頻率在很快地在提高。由于上升沿時間加快以及電路集成度不斷地增加,印制電路板的線跡互連以及板層的特性對系統(tǒng)的電氣性能的影響越來越明顯,所以引發(fā)了很多信號完整性問題。與此同時,嵌入式系統(tǒng)的使用也是越來越普遍,嵌入式系統(tǒng)由于其高速,低成本的以及其他許多優(yōu)異的特點,在視頻監(jiān)控終端領域得到廣泛地應用。所以,視頻監(jiān)控終端硬件設計中的信號完整性現(xiàn)象也越來越突出。通過信號完整性分析來

2、解決高速電路設計中的問題也成為一種快速,有效的方法。
　　 本文首先介紹了信號完整性現(xiàn)象和理論基礎,然后通過仿真分析了幾種信號完整性現(xiàn)象如反射,串擾等,并給出了解決這些完整性現(xiàn)象的辦法。同時,介紹了網(wǎng)絡視頻監(jiān)控終端的硬件設計,對監(jiān)控終端的整體構架,模塊功能進行了詳細的闡述并詳細介紹了核心模塊電路的設計,最后利用仿真軟件對電路中的關鍵網(wǎng)絡進中的反射,串擾等信號完整性問題進行深入研究并仿真,并對系統(tǒng)進行源同步時序系統(tǒng)的設計,通過信號